rev. b
AD7865
–12–
定时 和 控制
读 在 各自 转换 在 这 转换 sequence
图示 7 显示 这 定时 和 控制 sequence 必需的 至
获得 这 最佳的 throughput 比率 从 这 ad7865. 至
获得 这 最佳的 throughput 从 这 ad7865 这 用户 必须
读 这 结果 的 各自 转换 作 它 变为 有. 这
定时 图解 在 图示 7 显示 一个 读 运作 各自 时间 这
EOC
信号 变得 逻辑 低. 这 定时 在 图示 7 显示 一个
转换 在 所有 四 相似物 途径 (sl1 至 sl4 = 1, 看
selecting 一个 转换 sequence), hence 那里 是 四
EOC
脉冲 和 四 读 行动 至 进入 这 结果 的 各自 的
这 四 conversions.
一个 转换 是 initiated 在 这 rising 边缘 的
CONVST
. 这个
places 所有 四 追踪/holds 在 支撑 同时发生地. 新 数据
从 这个 转换 sequence 是 有 为 这 第一 频道
选择 (一个
IN1
) 2.4
µ
s 后来的. 这 转换 在 各自 subsequent
频道 是 完成 在 2.4
µ
s 间隔. 这 终止 的 各自 con-
版本 是 表明 用 这 下落 边缘 的 这
EOC
信号. 这
busy 输出 信号 indicates 这 终止 的 转换 为 所有
选择 途径 (四 在 这个 情况).
数据 是 读 从 这 部分 通过 一个 14-位 并行的 数据 总线 和
标准
CS
和
RD
信号. 这
CS
和
RD
输入 是 inter-
nally gated 至 使能 这 转换 结果 面向 这 数据 总线.
这 数据 线条 db0 至 db13 leave 它们的 高 阻抗 状态
当 两个都
CS
和
RD
是 逻辑 低. 因此,
CS
将 是
permanently 系 逻辑 低 和 这
RD
信号 使用 至 进入 这
转换 结果. 自从 各自 转换 结果 是 latched 在 它的
输出 数据 寄存器 在 这 一样 时间
EOC
变得 逻辑 低 一个
更远 选项 将 是 至 系 这
EOC
和
RD
管脚 一起
和
CS
系 逻辑 低 和 使用 这 rising 边缘 的
EOC
至 获得
这 转换 结果. 虽然 这 ad7865 有 一些 特定的
特性 那 准许 读 在 一个 转换 (e.g., 一个 sepa-
比率 供应 为 这 输出 数据 驱动器, v
驱动
), 为 最佳的
效能 它 是 推荐 那 这 读 运作 是
完成 当
EOC
是 逻辑 低, i.e., 在之前 这 开始 的 这
next 转换. 虽然 图示 7 显示 这 读 运作
带去 放置 在 这
EOC
脉冲波, 一个 读 运作 能 引领
放置 在 任何 时间. 图示 7 显示 一个 定时 规格 called
“
安静 时间.
”
这个 是 这 数量 的 时间 那 应当 是 left
之后 一个 读 运作 和 在之前 这 next 转换 是 initi-
ated. 这 安静 时间 heavily 取决于 在 数据 总线 电容
但是 一个 图示 的 50 ns 至 150 ns 是 典型.
这 信号 labeled frstdata (第一 数据 文字) indicates 至
这 用户 那 这 pointer 有关联的 和 这 输出 数据 regis-
ters 是 pointing 至 这 第一 转换 结果 用 going 逻辑 高.
这 pointer 是 重置 至 要点 至 这 第一 数据 location (i.e., 第一
转换 结果,) 在 这 终止 的 这 第一 转换 just 较早的 至
EOC
going 低. 这 pointer 是 incremented 至 要点 至 这 next
寄存器 (next 转换 结果) 用 一个 rising 边缘 的
RD
仅有的 如果
那 转换 结果 是 有. 如果 一个 读 takes 放置 在之前
这 next 转换 是 完全 (作 显示 在 图示 7) 然后 这
pointer 是 incremented 在 这 终止 的 那转换 当 这
EOC
脉冲波 变得 低. hence, frstdata 在图示 7 是 seen 至
go 低 just 之后 至 这 第二
EOC
脉冲波. 重复的 读
行动 在 一个 转换 将 continue 至 进入 这 数据
在 这 电流 pointer location 直到 这 pointer 是 incremented
在 这 终止 的 那 转换. 便条: frstdata 有 一个 indeter-
minate 逻辑 状态 之后 最初的 power-向上. 这个 意思 that 为 这
第一 转换 sequence 之后 电源-向上, 这 frsTDATA
逻辑 输出 将 already 是 逻辑 高 在之前 这 终止 的 这 第一
转换. 这个 情况 是 表明 用 这 dashed 线条 在
图示 7. 也 这 frstdata 逻辑 输出 将 already 是
高 作 一个 结果 的 这 previous 读 sequence 作 是 这 情况 之后
这 fourth 读 在 图示 7. 这 fourth 读 (rising 边缘 的
RD
)
resets 这 pointer 至 这 第一 数据 location. 那里, 不管怎样,
frstdata 是 already 高 当 这 next 转换 sequence
是 initiated.
安静
时间
t
CONV
t
BUSY
t
1
t
12
t
3
t
4
t
5
t
6
t
7
V
IN1
V
IN2
V
IN3
V
IN4
100ns
100ns
数据
CONVST
BUSY
EOC
FRSTDATA
RD
CS
H
/s sel
SL1
–
SL4
t
2
t
ACQ
t
11
t
10
t
CONV
t
9
图示 7. 定时 图解 为 读 在 转换
: 点此下载
