AD9500
–4–
rev. d
管脚 函数 描述
管脚 名字 描述
D
4
–D
6
一个 的 第八 数字的 输入 使用 至 设置 这 编写程序 延迟.
D
7
(msb) 一个 的 第八 数字的 输入 使用 至 设置 这 编写程序 延迟. d
7
(msb) 是 这 大多数 重大的 位 的 这
数字的 输入 文字.
ECL
REF
ecl 中点 涉及, nominally –1.3 v. 使用 的 这 ecl
REF
准许 也 的 这 触发 或者 重置
输入 至 是 配置 为 单独的-结束 ecl 输入.
补偿 调整 这 补偿 调整 是 使用 至 调整 这 最小 传播 延迟 (t
PD
), 用 拉 或者 pushing 一个
小 电流 输出 的 或者 在 这 管脚.
C
S
C
S
准许 这 全部-规模 范围 至 是 扩展 用 使用 一个 外部 定时 电容. 这 值 的 c
EXT
,
连接 在 c
S
和 +v
S
, 将 范围 从 非 外部 电容 至 0.1
µ
f+.
看 r
S
(c
内部的
= 10 pf).
+V
S
积极的 供应 终端, nominally +5.0 v.
触发 noninverted 输入 的 这 边缘-敏感的 差别的 触发 输入 平台. 这 输出 在 q 将 是 delayed 用
这 编写程序 延迟, 之后 这 triggering 事件. 这 编写程序 延迟 是 设置 用 这 数字的 输入 文字.
这 触发 输入 必须 是 驱动 在 conjunction 和 这
触发
输入.
触发
inverted 输入 的 这 边缘-敏感的 差别的 触发 输入 平台. 这 输出 在 q 将 是 delayed 用 这
编写程序 延迟, 之后 这 triggering 事件. 这 编写程序 延迟 是 设置 用 这 数字的 输入 文字. 这
触发
输入 必须 是 驱动 在 conjunction 和 这 触发 输入.
重置
inverted 输入 的 这 水平的-敏感的 差别的 重置 输入 平台. 这 输出 在 q 将 是 重置 之后 一个 信号
是 received 在 这 重置 输入. 在 这 “minimum 配置,” 这 最小 输出 pulsewidth 将 是
equal 至 这 “reset 传播 延迟,” t
RD
. 这 重置 输入 必须 是 驱动 在 conjunction 和 这
重置
输入.
重置 noninverted 输入 的 这 水平的-敏感的 差别的 重置 输入 平台. 这 输出 在 q 将 是 重置 之后 一个
信号 是 received 在 这 重置 输入. 在 这 “minimum 配置,” 这 最小 输出 pulsewidth 将
是 equal 至 这 “reset 传播 延迟,” t
RD
. 这
重置
输入 必须 是 驱动 在 conjunction 和 这
重置 输入.
Q 一个 的 二 complementary ecl 输出. 一个 “triggering” 事件 在 这 输入 将 生产 一个 逻辑 高 在
这 q 输出. 一个 “resetting” 事件 在 这 输入 将 生产 一个 逻辑 低 在 这 q 输出.
Q
一个 的 二 complementary ecl 输出. 一个 “triggering” 事件 在 这 输入 将 生产 一个 逻辑 低 在
这
Q
输出. 一个 “resetting” 事件 在 这 输入 将 生产 一个 逻辑 高 在 这
Q
输出.
Q
R
Q
R
输出 是 并行的 至 这
Q
输出. 这
Q
R
输出 是 典型地 使用 至 驱动 delaying 电路 为 扩展-
ing 输出 pulsewidths. 一个 “triggering” 事件 在 这 输入 将 生产 一个 逻辑 低 在 这
Q
R
输出. 一个
“resetting” 事件 在 这 输入 将 生产 一个 逻辑 高 在 这
Q
R
输出.
ecl 一般 这 集电级 一般 为 这 ecl 输出 平台. 这 集电级 一般 将 是 系 至 +5.0 v, 但是 也不-
mally 它 是 系 至 这 电路 地面 为 标准 ecl 输出.
–V
S
负的 供应 终端, nominally –5.2 v.
R
S
R
S
是 这 涉及 电流 设置 终端. 一个 外部 设置 电阻, r
设置
, 连接 在 r
S
和
–V
S
确定 这 内部的 涉及 电流. 看 c
S
(250
Ω
≤
R
设置
≤
50 k
Ω
).
地面 这 地面 返回 为 这 ttl 和 相似物 输入.
获得 使能 transparent ttl 获得 控制 线条. 一个 逻辑 高 在 这 获得 使能 freezes 这 数字的 代号 在 这
逻辑 输入. 一个 逻辑 低 在 这 获得 使能 准许 这 内部的 电流 水平 至 是 continuously
updated 通过 这 逻辑 输入 d
0
thru d
7
.
D
0
(lsb) 一个 的 第八 数字的 输入 使用 至 设置 这 编写程序 延迟. d
0
(lsb) 是 这 least 重大的 位 的 这
数字的 输入 文字.
D
3
–D
1
一个 的 第八 数字的 输入 使用 至 设置 这 编写程序 延迟.
: 点此下载
