AD9500
–7–
rev. d
inside 这 ad9500
这 heart 的 这 ad9500 是 这 直线的 ramp 发生器. 一个 trig-
gering 事件 在 这 输入 的 这 ad9500 initiates 这 ramp 循环.
作 这 ramp 电压 falls, 它 将 eventually go 在下 这 thresh-
old 设置 向上 用 这 内部的 dac (数字的-至-相似物 转换器). 一个
比较器 monitors 两个都 这 直线的 ramp 电压 和 这 dac
门槛 水平的. 这 输出 的 这 比较器 serves 作 这
输出 为 这 ad9500, 和 这 间隔 从 这 触发 直到
这 输出 switches 是 这 总的 延迟 时间 的 这 ad9500.
这 总的 延迟 通过 这 ad9500 是 制造 向上 的 二 混合-
nents. 这 第一 是 这 全部-规模 编写程序 延迟, t
D
(最大值)
,
决定 用 r
设置
和 c
EXT
. 这 第二 组件 的 这
总的 延迟 是 这 最小 传播 延迟 通过 这
ad9500 (t
PD
). 这 全部-规模 延迟 是 能变的 从 2.5 ns 至
更好 比 1 ms. 这 内部的 dac 是 有能力 的 generating
256 独立的 编写程序 延迟 在里面 这 全部-规模 范围 (这个
给 10 ps increments 为 一个 2.5 ns 全部-规模 设置).
这 真实的 编写程序 延迟 是 直接地 related 至 两个都 这
数字的 控制 数据 (数字的 数据 至 这 内部的 dac) 和 这
rc 时间 常量 established 用 r
设置
和 c
EXT
. 这 明确的
relationship 是 作 跟随:
总的 延迟 = 最小 传播 延迟 +
编写程序 延迟
= t
PD
+ (数字的 值/256) r
设置
(c
EXT
+ 10 pf)
图示 3. 典型 编写程序 延迟 范围
这 内部的 dac 确定 这 编写程序 延迟 用 方法 的
这 门槛 水平的 在 它的 输出. 这 获得 使能 控制
为 这 onboard 获得 是 起作用的 (latches) 逻辑 “high.” 在 这
逻辑 “low” 状态, 这 获得 是 transparent, 和 这 内部的
dac 将 attempt 至 follow 改变 在 这 数字的 数据 输入.
两个都 这 获得 使能 控制 和 这 数据 输入 是
ttl 兼容. 这 内部的 dac 将 是 updated 在 任何
时间, 但是 全部 定时 精度 将 不 是 attained 除非 trig-
gering events 是 使保持 止 直到 之后 这 dac 安排好 时间
(t
DAC
).
图示 4. 内部的 定时 图解
在 resetting, 这 ramp 电压 使保持 在 这 定时 电容
(c
EXT
+ 10 pf) 是 释放. 这 ad9500 discharges 这 大(量)
的 这 ramp 电压 非常 quickly, 但是 至 维持 绝对 accu-
racy, subsequent triggering events 应当 是 使保持 止 直到 之后
这 直线的 ramp 安排好 时间 (t
LRS
). 产品 这个 雇用
高 频率 triggering 在 一个 常量 比率 将 不 是 影响
用 这 slight 安排好 errors 自从 它们 将 是 常量 为 fixed
重置-至-触发 循环.
这 重置 和 触发 输入 的 这 ad9500 是 differen-
tial 和 必须 是 驱动 相关的 至 一个 另一. accordingly, 这
触发 和 重置 输入 是 ideally suited 为 相似物 或者
complementary 输入 信号. 单独的-结束 ecl 输入 信号
能 是 accommodated 用 使用 这 ecl 中点 涉及
(ecl
REF
) 至 驱动 一个 一侧 的 这 差别的 输入.
这 输出 的 这 ad9500 组成 的 两个都 q 和
Q
驱动器
stages, 作 好 作 这
Q
R
输出 这个 是 使用 primarily 为
扩展 这 输出 pulsewidth. 在 这 大多数 直接 重置 con-
figuration, 也 这 q 或者 这
Q
输出 是 系 至 这 各自的
重置 输入. 这个 发生 一个 delayed 输出 脉冲波 和 一个
持续时间 equal 至 这 重置 延迟 时间 (t
RD
) 的 大概
6 ns. 便条 那 这 重置 延迟 时间 (t
RD
) 变为 扩展 为
非常 小 编写程序 延迟 settings. 这 持续时间 的 这
输出 脉冲波能 是 扩展 用 驱动这 重置 在puts 和 这
Q
R
输出 通过 一个 rc 网络 (看 “extended 输出
pulsewidth” 应用). 使用 这
Q
R
输出 至 驱动 这
重置 电路 避免 加载 这 q 或者
Q
输出.
值 在 这 规格 表格 是 为基础 在 5 ns fsr 测试
情况. nearly 所有 动态 规格 降级 为 变长
全部 scales. 为 详细信息 的 效能 改变, 要求 这 appli-
cation 便条 “using digitally 可编程序的 延迟 发生器.”
: 点此下载
