7
®
ADS7825
1
2
3
4
5
6
7
8
9
10
11
12
13
14
28
27
26
25
24
23
22
21
20
19
18
17
16
15
ADS7825
串行 输出
±10V
+5V
0.1µf 10µF
+
+
注释: (1) dataclk (管脚 15) 是 一个 输出 当 ext/int (pin 12) 是 low
和 一个 输入 当 ext/int 是 高. (2) nc = 非 连接. (3) par/ser = 0v.
2.2µf
+
2.2µf
+
转变 脉冲波
BUSY
SDATA
DATACLK
(1)
ext/int
同步
r/c
40ns 最小值
NC
(2)
NC
(2)
NC
(2)
(3)
基本 运作
并行的 输出
图示 1a 显示 一个 基本 电路 至 运作 这 ads7825 和
并行的 输出 (频道 0 选择). 带去 r/c (管脚 22)
低 为 40ns (12
µ
s 最大值) 将 initiate 一个 转换. busy
(管脚 24) 将 go 低 和 停留 低 直到 这 转换 是
完成 和 这 输出 寄存器 是 updated. 如果 字节 (管脚
21) 是 低, 这 8 大多数 重大的 位 将 是 有效的 当
管脚 24 rises; 如果 字节 是 高, 这 8 least 重大的 位
将 是 有效的 当 busy rises. 数据 将 是 输出 在
二进制的 二’s complement format. busy going 高 能
是 使用 至 获得 这 数据. 之后 这 第一 字节 有 被 读,
字节 能 是 toggled 准许 这 remaining 字节 至 是
读. 所有 转变 commands 将 是 ignored 当 busy 是
低.
这 ads7825 将 begin 追踪 这 输入 信号 在 这 终止
的 这 转换. 准许 25
µ
s 在 转变 com-
mands assures 精确 acquisition 的 一个 新 信号.
串行 输出
图示 1b 显示 一个 基本 电路 至 运作 这 ads7825 和
串行 输出 (频道 0 选择). 带去 r/c (管脚 22)
低 为 40ns (12
µ
s 最大值) 将 initiate 一个 转换 和
输出 有效的 数据 从 这 previous 转换 在 sdata
(管脚 16) 同步 至 16 时钟 脉冲 输出 在
dataclk (管脚 15). busy (管脚 24) 将 go 低 和 停留
低 直到 这 转换 是 完成 和 这 串行 数据
有 被 transmitted. 数据 将 是 输出 在 二进制的 二’s
complement format, msb 第一, 和 将 是 有效的 在 两个都 这
rising 和 下落 edges 的 这 数据 时钟. busy going
高 能 是 使用 至 获得 这 数据. 所有 转变 commands
将 是 ignored 当 busy 是 低.
这 ads7825 将 begin 追踪 这 输入 信号 在 这 终止
的 这 转换. 准许 25
µ
s 在 转变 com-
mands assures 精确 acquisition 的 一个 新 信号.
(一个)
图示 1. 基本 连接 图解, (一个) 并行的 输出, (b) 串行 output.
(b)
1
2
3
4
5
6
7
8
9
10
11
12
13
14
28
27
26
25
24
23
22
21
20
19
18
17
16
15
ADS7825
并行的 输出
±10V
+5V
+5V
(1)
0.1µf 10µF
+
+
D10 D9 D8
D2 D1 D0
D13 D12D15
管脚 21
低
D14 D11
D5 d4d7pin 21
高
便条: (1) par/ser = 5v
D6 D3
2.2µf
+
2.2µf
+
转变 脉冲波
BUSY
r/c
字节
40ns 最小值
: 点此下载
