9
®
ADS7825
hi-z 状态
BUSY
r/c
DATA
总线
高 字节
t
3
t
4
t
21
t
21
t
1
t
21
t
21
字节
t
21
t
21
t
21
t
21
t
21
t
21
hi-z 状态 低 字节 hi-z 状态
t
9
t
12
t
9
t
12
CS
图示 2. 转换 定时 和 并行的 输出 (cs 低).
t
10
BUSY
r/c
模式
Acquire
转变
t
11
t
7
t
6
t
3
t
4
t
1
Acquire 转变
t
8
t
6
t
3
Parallel
数据 总线
Previous
高 字节 有效的
t
12
hi-z 不 有效的
t
2
t
9
高 byte
有效的
t
12
t
9
t
12
字节
t
1
previous low
字节 有效的
previous high
字节 有效的
低 byte
有效的
高 byte
有效的
t
12
hi-z
t
12
t
12
t
5
图示 3. 使用 cs 至 控制 转换 和 读 定时 和 并行的 输出.
图示 4. 串行 数据 定时 使用 内部的 数据 时钟 (tag 低).
1
msb 有效的
hi-z
cs 或者 r/c
(1)
DATACLK
SDATA
BUSY
t
7
+ t
8
t
16
t
15
t
14
t
26
t
13
t
25
2 3 15 16
位 14 有效的 位 1 validbit 13 有效的 lsb 有效的
hi-z
便条: (1) 如果 controlling 和 cs, 系 r/c low. 如果 controlling 和 r/c, 系 cs low.
1
msb 有效的
2
位 14 有效的
(结果 从 previous 转换.)
: 点此下载
