软件 emulation 的 这 i
2
c-总线
使用 这
一般 目的 计时器 单位 1 的 这 166 家族
半导体 组 的 16 ap1624 1.973
1 介绍 至 i
2
c-总线
这 i
2
c-总线 或者 inter-整体的 电路 总线 有 被 开发 用 飞利浦. 它 准许
整体的 电路 至 communicate 直接地 和 各自 其它 通过 一个 简单的 bi-directional 2-
线 总线. 这二 总线线条 是 串行 时钟 线条 (scl), 和 串行 数据 线条 (sda).
nowadays, 这 i
2
c-总线 变为 一个 标准 总线 系统 这个 是 使用 在 消费者
electronics, telecommunications, 和 工业的 electronics. 这个 软件 单元 为 i
2
c-
总线 emulation 支持 这 单独的 主控 协议 仅有的. 它 是 使用 一个 计时器 中断 至
发生 时钟 和 transmit 或者 receive 这 数据. 这 时钟 频率 的 这 i
2
c-总线 能
达到 向上 至 100 khz 和 20 mhz cpu 的 这 c16x 微控制器.
2 I
2
c-总线 规格
2.1 数据 转移 formats
一个 高-至-低 转变 的 这 数据 线条 (sda) 当 这 时钟 线条 (scl) 是 高
indicates 一个 开始 情况. 一个 低-至-高 转变 的 这sda 当 scl 是 高
定义 一个 停止 情况. 这 数据 线条 能 仅有的 是 changed 当 这 时钟 信号 在
这 scl 线条 是 低. 因此, 这 数据 在 这 sda 线条必须 是稳固的 在 这 高
时期 的 这 时钟 信号. 这 总线 是 考虑 至 是 busy 之后 这 开始 情况
和 是 考虑 至 是 自由 在 一个 确实 时间 间隔 之后 这 停止 情况.
各自 信息 放 在 这 sda 线条 必须 是8-位 长. 这 数据 是 transferred serially
和 这 大多数重大的 位 第一, 和 followed 用 一个 acknowledge 位. 这 9th 时钟 脉冲波
的 这 acknowledge 位 是 发生 用 这主控. 这 transmitting 设备 有 至 释放
这 sda 线条 (高 或者 在 这高 阻抗 状态) 在 这个 时钟 脉冲波 当 这
设备 那 needs 至 acknowledge 有 至 拉 向下 这 sda 线条在 这个 时钟 脉冲波.
这 号码 的 数据 字节 transferred 在 这 开始 和 停止 情况从 这
传输者 和 接受者 是 不 限制.
这 接受者 是 obliged 至 发生 一个 acknowledge 位 之后 各自 字节 的 数据 那 有
被 received. 当 这 接受者 做 不 提供 一个 acknowledge 位 之后 having
received 一个 字节 的 数据, 这 数据 线条必须 是left 高 或者 在 这 高 阻抗 状态 用
这 从动装置. 这 主控 能 然后 发生 一个 停止 情况 至 abort 这 转移. 一个 的
这 reasons 为 这 接受者 不 至 提供 这 acknowledge 位 是 那 这 接受者 是
performing 一些real- 时间 函数. 如果 这 主控 是 接到 数据, 它必须信号 这 终止
的 这 数据 至 这 从动装置 用 不 generating 一个 acknowledge 位 在 这 last 字节 的 数据
received. 然后, 这 从动装置必须释放 这 数据 线条 至 准许 这 主控 至 发生 这
停止 情况.
: 点此下载
