CY7C1339
3
管脚 定义
管脚 号码 名字 i/o 描述
50
–
44, 81,
82, 99, 100,
32
–
37
一个
[16:0]
输入-
同步的
地址 输入 使用 至 选择 一个 的 这 64k 地址 locations. 抽样 在 这
rising 边缘 的 这 clk 如果 adsp
或者 adsc是 起作用的 低, 和 ce
1
, ce
2
, 和
CE
3
是 抽样 起作用的. 一个
[1:0]
喂养 这 2-位 计数器.
96
–
93 BW
[3:0]
输入-
同步的
字节 写 选择 输入, 起作用的 低. qualified 和 bwe至 conduct 字节 写
至 这 sram. 抽样 在 这 rising 边缘 的 clk.
88 GW 输入-
同步的
global 写 使能 输入, 起作用的 低. 当 asserted 低 在 这 rising 边缘 的
clk, 一个 global 写 是 安排 (所有 字节 是 写, regardless 的 这 值
在 bw
[3:0]
和 bwe).
87 BWE 输入-
同步的
字节 写 使能 输入, 起作用的 低. 抽样 在 这 rising 边缘 的 clk. 这个
信号 必须 是 asserted 低 至 conduct 一个 字节 写.
89 CLK 输入-时钟 时钟 输入. 使用 至 俘获 所有 同步的 输入 至 这 设备. 也 使用 至
increment 这 burst 计数器 当 adv
是 asserted 低, 在 一个 burst 运作.
98 CE
1
输入-
同步的
碎片 使能 1 输入, 起作用的 低. 抽样 在 这 rising 边缘 的 clk. 使用 在
conjunction 和 ce
2
和 ce
3
至 选择/deselect 这 设备. adsp是 ignored 如果
CE
1
是 高.
97 CE
2
输入-
同步的
碎片 使能 2 输入, 起作用的 高. 抽样 在 这 rising 边缘 的 clk. 使用 在
conjunction 和 ce
1
和 ce
3
至 选择/deselect 这 设备.
92 CE
3
输入-
同步的
碎片 使能 3 输入, 起作用的 低. 抽样 在 这 rising 边缘 的 clk. 使用 在
conjunction 和 ce
1
和
CE
2
至 选择/deselect 这 设备.
86 OE 输入-
异步的
输出 使能, 异步的 输入, 起作用的 低. 控制 这 方向 的 这 i/o
管脚. 当 低, 这 i/o 管脚 behave 作 输出. 当 deserted high, i/o 管脚
是 三-陈述, 和 act 作 输入 数据 管脚. oe
是 masked 在 这 第一 时钟 的
一个 读 循环 当 emerging 从 一个 deselected 状态.
83 ADV 输入-
同步的
进步 输入 信号, 抽样 在 这 rising 边缘 的 clk. 当 asserted, 它 自动-
matically increments 这 地址 在 一个 burst 循环.
84 ADSP 输入-
同步的
地址 strobe 从 处理器, 抽样 在 这 rising 边缘 的 clk. 当 assert-
ed 低, 一个
[16:0]
是 captured 在 这 地址 寄存器. 一个
[1:0]
是 也 承载 在 这
burst 计数器. 当 adsp
和 adsc是 两个都 asserted, 仅有的 adsp是 公认的.
ASDP
是 ignored 当 ce
1
是 deserted 高.
85 ADSC 输入-
同步的
地址 strobe 从 控制, 抽样 在 这 rising 边缘 的 clk. 当 assert-
ed 低, 一个
[16:0]
是 captured 在 这 地址 寄存器. 一个
[1:0]
是 也 承载 在 这
burst 计数器. 当 adsp
和 adsc是 两个都 asserted, 仅有的 adsp是 公认的.
64 ZZ 输入-
异步的
ZZ
“
睡眠
”
输入. 这个 起作用的 高 输入 places 这 设备 在 一个 非-时间-核心的
“
睡眠
”
情况 和 数据 integrity preserved.
29, 28, 25-22,
19, 18,13,12,
9
–
6, 3, 2, 79,
78, 75
–
72,
69, 68, 63, 62
59
–
56, 53, 52
DQ
[31:0]
i/o-
同步的
双向的 数据 i/o 线条. 作 输入, 它们 喂养 在 一个 在-碎片 数据 寄存器 那
是 triggered 用 这 rising 边缘 的 clk. 作 输出, 它们 deliver 这 数据 包含
在 这 记忆 location 指定 用 一个
[16:0]
在 这 previous 时钟 上升 的 这
读 循环. 这 方向 的 这 管脚 是 控制 用 oe
. 当 oe是 asserted
低, 这 管脚 behave 作 输出. 当 高, dq
[31:0]
是 放置 在 一个 三-状态
情况.
15, 41, 65, 91 V
DD
电源 供应 电源 供应 输入 至 这 核心 的 这 设备. 应当 是 连接 至 3.3v 电源
供应.
17, 40, 67, 90 V
SS
地面 地面 为 这 核心 的 这 设备. 应当 是 连接 至 地面 的 这 系统.
4, 11, 20, 27,
54, 61, 70, 77
V
DDQ
i/o 电源
供应
电源 供应 为 这 i/o 电路系统. 应当 是 连接 至 一个 3.3v 或者 2.5v 电源
供应.
5, 10, 21, 26,
55, 60, 71, 76
V
SSQ
i/o 地面 地面 为 这 i/o 电路系统. 应当 是 连接 至 地面 的 这 系统.
31 模式 输入-
静态的
选择 burst 顺序. 当 系 至 地 选择 直线的 burst sequence. 当 系
至 v
DDQ
或者 left floating 选择 interleaved burst sequence. 这个 是 一个 strap 管脚 和
应当 仍然是 静态的 在 设备 运作.
1, 14, 16, 30,
38, 39, 42, 43,
51, 66, 80
NC - 非 connects.
: 点此下载
