hm534251b 序列
8
RAS
CAS
地址
dt/oe
SC
si/o
sam 数据 在之前 转移 sam 数据 之后 转移
t
SDD
t
SDH
L
Xi
Yj
Yj yj + 1
图示 1. real 时间 读 转移
当 读 转移 循环 是 executed, si/o 变为 输出 状态 用 第一 sam 进入. 输入 必须 是 设置 高
阻抗 在之前 t
SZS
(最小值) 的 这 第一 sam 进入 至 避免 数据 contention.
pseudo 转移 循环
(
CAS
高,
DT
/
OE
低,
我们
低 和
SE
高 在 这 下落 边缘 的
RAS
)
pseudo 转移 循环 switches si/o 至 输入 状态 和 设置 sam 开始 地址 没有 数据 转移 至 内存.
这个 循环 开始 当
CAS
是 高,
DT
/
OE
低,
我们
低 和
SE
高 在 这 下落 边缘 的
RAS
. 数据
应当 是 输入 至 si/o 后来的 比 t
SID
(最小值) 之后
RAS
变为 低 至 避免 数据 contention. sam 进入
变为 使能 之后 t
SRD
(最小值) 之后
RAS
变为 高. 在 这个 循环, sam 进入 是 inhibited 在
RAS
低, 因此, sc 必须 不 是 risen.
写 转移 循环
(
CAS
高,
DT
/
OE
低,
我们
低 和
SE
低 在 这 下落 边缘 的
RAS
)
写 转移 循环 能 转移 一个 行 的 数据 输入 用 串行 写 循环 至 内存. 这 行 地址 的 数据
transferred 在 内存 是 决定 用 这 地址 在 这 下落 边缘 的
RAS
. 这 column 地址 是
指定 作 这 第一 地址 为 串行 写 之后 terminating 这个 循环. 也 在 这个 循环, sam 进入
变为 使能 之后 t
SRD
(最小值) 之后
RAS
变为 高. sam 进入 是 inhibited 在
RAS
低. 在 这个
时期, sc 必须 不 是 risen.
数据 transferred 至 sam 用 读 转移 循环 能 是 写 至 其它 地址 的 内存 用 写 转移
循环. 不管怎样, 这 地址 至 写 数据 必须 是 这 一样 msb 的 行 地址 (ax8) 作 那 的 这 读
转移 循环.
: 点此下载
