rev. 0
AD7492
–4–
定时 规格
1
限制 在 t
最小值
, t
最大值
参数 AD7492 ad7492-5
2
单位 描述
t
转变
880 680 ns 最大值
t
WAKEUP
20
3
20
3
µ
s 最大值 partial 睡眠 wake-向上 时间
500 500
µ
s 最大值 全部 睡眠 wake-向上 时间
t
1
10 10 ns 最小值
CONVST
Pulsewidth
t
2
10 10 ns 最大值
CONVST
至 busy 延迟, v
DD
= 5 v
40 n/一个 ns 最大值
CONVST
至 busy 延迟, v
DD
= 3 v
t
3
0 0 ns 最大值 busy 至
CS
建制 时间
t
4
4
0 0 ns 最大值
CS
至
RD
建制 时间
t
5
20 20 ns 最小值
RD
Pulsewidth
t
6
4
15 15 ns 最小值 数据 进入 时间 之后 下落 边缘 的
RD
t
7
5
8 8 ns 最大值 总线 relinquish 时间 之后 rising 边缘 的
RD
t
8
0 0 ns 最大值
CS
至
RD
支撑 时间
t
9
120 120 ns 最小值 acquisition 时间
t
10
100 100 ns 最小值 安静 时间
注释
1
样本 测试 在 25
°
c 至 确保 遵从. 所有 输入 信号 是 指定 和 tr = tf = 5 ns (10% 至 90% 的 v
DD
) 和 安排时间 从 一个 电压 水平的 的 1.6 v. 看
图示 1.
2
这 ad7492-5 是 指定 和 v
DD
= 4.75 v 至 5.25 v.
3
这个 是 这 时间 需要 为 这 部分 至 settle 在里面 0.5 lsb 的 它的 稳固的 值. 转换 能 是 initiated 早期 比 20
µ
s, 但是 我们 不能 保证 那 这 部分
将 样本 在里面 0.5 lsb 的 这 真实 相似物 输入 值. 因此 我们 推荐 那 这 用户 做 不 开始 转换 直到 之后 这 指定 时间.
4
量过的 和 这 加载 电路 的 图示 1 和 定义 作 这 时间 必需的 为 这 输出 至 交叉 0.8 v 或者 2.0 v.
5
t
7
是 获得 从 这 量过的 时间 带去 用 这 数据 输出 至 改变 0.5 v 当 承载和 这 电路 的 图示 1. 这 量过的 号码 is然后 extrapolated
后面的 至 除去 这 影响 的 charging 或者 discharging 这 50 pf 电容. 这个 意思 那 这 时间, t
7
, quoted 在 这 定时 特性 是 这 真实 总线 relinquish
时间 的 这 部分 和 是 独立 的 这 总线 加载.
规格 主题 至 改变 没有 注意.
200
一个
I
OL
200
一个
I
OH
C
L
50pF
至 输出
管脚
1.6v
图示 1. 加载 电路 为 数字的 输出 定时 规格
(v
DD
= 2.7 v 至 5.25 v, t
一个
= t
最小值
至 t
最大值
, 除非 否则 指出.)
: 点此下载
