首页 | 最新需求 | 最新现货 | IC库存 | 供应商 | IC英文资料库 | IC中文资料库 | IC价格 | 电路图 | 应用资料 | 技术资料
 IC型号:
您现在的位置:首页 >  IC英文资料库 进入手机版 
 
资料编号:1083529
 
资料名称:ISP1501
 
文件大小: 787393K
   
说明
 
介绍:
Hi-Speed Universal Serial Bus peripheral transceiver
 
 


: 点此下载
  浏览型号ISP1501的Datasheet PDF文件第4页
4
浏览型号ISP1501的Datasheet PDF文件第5页
5
浏览型号ISP1501的Datasheet PDF文件第6页
6
浏览型号ISP1501的Datasheet PDF文件第7页
7

8
浏览型号ISP1501的Datasheet PDF文件第9页
9
浏览型号ISP1501的Datasheet PDF文件第10页
10
浏览型号ISP1501的Datasheet PDF文件第11页
11
浏览型号ISP1501的Datasheet PDF文件第12页
12
 
本平台电子爱好着纯手工中文简译:截至2020/5/17日,支持英文词汇500个
飞利浦 半导体
ISP1501
hi-速 usb 附带的 transceiver
产品 数据 rev. 02 — 21 十一月 2002 8 的 40
9397 750 10025
© koninklijke 飞利浦 electronics n.v. 2002. 所有 权利 保留.
将 states 没有 回转-比率 控制. 这个 是 permitted 因为 驱动 在
suspend 是 使用 至 信号 偏远的 wake-向上 用 驱动 一个 ‘k’ 信号 (一个 转变 从
空闲 至 这 ‘k’ 状态) 为 一个 时期 的 1 15 ms.
7.2 高-速 (hs) transceiver—transmit 逻辑
这 高-速 (hs) transceiver 接口 使用 一个 16-位 并行的 bi-directional 数据
接口. 这个 hs 单元 包含 位 stuffing/de-stuffing 和
非-返回-至-零-inverted (nrzi) encoding/解码 逻辑. 进入 至 这 hs
接口 需要 mode[1:0] 至 是 设置 至 也 这 高-速 (hs) 状态 或者 这
高-速 (hs) chirp 状态.
当 mode[1:0] 管脚 是 在 这 hs 或者 hs chirp states, 这 hs transceiver 是 起作用的
和 跟随 这 协议 作 specified 在 部分 10.1, 部分 10.2 部分 10.3.
一个 区别 在 这 hs 和 hs chirp states 是 那 这 rpu 电阻 是
disconnected 当 mode[1:0] 是 在 这 hs 状态 whereas 这 rpu 电阻 是
连接 DP 线条 mode[1:0] HS chirp 状态. 另一 区别
在 这 hs 和 hs chirp 状态 是 那 这 45
terminations 是 无能 从
这 dp 和 dm 线条 在 这 hs chirp 状态.
这 16-位 数据 总线 是 一个 bi-directional 总线. 管脚 ddir 必须 是 设置 至 逻辑 1 为
clocking 数据 在 这 16-位 data[15:0] 总线 所以 那 这 payload 是 transmitted 从
这 设备 至 这 host. 如果 管脚 ddir 是 设置 至 逻辑 0, 这 16-位 数据 总线 是 一个 输出 至
这 外部 asic. 任何 payload transferred 从 这 host/hub 至 这 transceiver 是
clocked 输出 在 这 16-位 数据 总线.
这 transmit 数据 是 clocked 在 这 rising 边缘 的 这 30 mhz 时钟 输出
(clkout30). 所有 这 handshake 信号 (tx_last_字节, tx_bs_en 和
tx_有效的) 是 latched 在 这 一样 时间. 这些 信号 遵从 至 这 一样 设置-向上
和 支撑 时间 作 specified 在 部分 17.1. 各自 设置 的 latched 数据, 包含 这
16-位 数据 总线 和 handshake 信号, 是 qualified 如果 tx_有效的 和 tx_准备好
asserted 闭锁. tx_准备好 transitions 引领 放置 下落 边缘
这 30 mhz 时钟 输出.
为 正常的 hs transmit, 测试_j_k 是 设置 至 逻辑 0. 这 hs 逻辑 将 处理 这
16-位 数据 和 这 latched tx_last_字节 和 tx_bs_en 信号 符合 至
Ta bl e 7 , 和 这 processed 数据 是 serially 驱动 在 这 usb 总线 在 hs signaling.
当 测试_j_k 是 设置 至 逻辑 1, 这 tx_bs_en 信号 是 ignored. 这 16-位 输入
数据 将 是 serially 驱动 在 这 总线 在 hs signaling 和 这 nrzi 和 位-stuffing
无能.
7.3 高-速 (hs) transceiver—receive 逻辑
为 接到 高-速 (hs) usb 信号, 这 新当选的 差别的 信号 从 这
usb 缆索 是 amplified 在之前 它 是 喂养 在 一个 sampler 电路. 在 这 正常的 receive
模式, 测试_j_k 设置 逻辑 0 在-抽样 串行 数据 NRZI 解码
de-stuffed 在之前 正在 转变 16-位 并行的 words. 16-位 数据
其它 handshake 信号 (rx_bs_错误, rx_last_字节 和 rx_有效的) 是
latched 下落 边缘 CLKOUT30 一致 timings specified
Ta bl e 1 8 .
资料评论区:
点击回复标题作者最后回复时间

标 题:
内 容:
用户名:
手机号:    (*未登录用户需填写手机号,手机号不公开,可用于网站积分.)
      
关于我们 | 联系我们
电    话13410210660             QQ : 84325569   点击这里与集成电路资料查询网联系
联系方式: E-mail:CaiZH01@163.com