93lc46/56/66
1997 微芯 技术 公司 ds11168l-页3
2.0 管脚 描述
2.1 碎片 选择 (cs)
一个 高 水平的 选择 这 设备. 一个 低 水平的 deselects 这
de恶行 和 forces 它 在 备用物品 模式. 不管怎样, 一个 pro-
gramming 循环 这个 是 already initiated 和/或者 在
progress 将 是 完成, regardless 的 这 cs 输入
信号.如果 cs 是 brought 低 在 一个 程序 循环, 这
de恶行 将 go 在 备用物品 模式 作 soon 作 这 pro-
gramming 循环 是 完成.
cs 必须 是 低 为 250 ns 最小 (t
CSL
) 在
consecutive 说明. 如果 cs 是 低, 这 内部的 con-
trol 逻辑 是 使保持 在 一个 重置 状态.
2.2 串行 cloc
k (clk)
这 串行 时钟 (clk) 是 使用 至 同步 这 com-
munication 在 一个 主控 设备 和 这 93lcxx.
Opcodes, 地址, 和 数据 位 是 clocked 在 在
这 积极的 边缘 的 clk. 数据 位 是 也 clocked 输出
在 这 积极的 边缘 的 clk.
clk 能 是 stopped anywhere 在 这 传递
sequence (在 高 或者 低 水平的) 和 能 是 持续
一个ytime 和 遵守 至 时钟 高 时间 (t
CKH
) 和
clock 低 时间 (t
CKL
). 这个 给 这 controlling 主控
自由 在 preparing 这 opcode, 地址, 和 数据.
clk 是 一个 “don't care” 如果 cs 是 低 (设备 deselected).
如果 cs 是 高, 但是 这 开始 情况 有 不 被
发现, 任何 号码 的 时钟 循环 能 是 received
by 这 设备 没有 changing 它的 状态 (i.e., waiting
f或者 一个 开始 情况).
clk 循环 是 不 必需的 在 这 自-安排时间
写 (i.e., 自动 擦掉/写) 循环.
之后 detecting 一个 开始 情况, 这 specified num-
ber 的 时钟 循环 (各自 低 至 高 transitions
的 clk) 必须 是 提供. 这些 时钟 循环 是
必需的 至 时钟 在 所有 必需的 opcodes, 地址,
和 数据 位 在之前 一个 操作指南 是 executed
(表格 2-1至 表格 2-6). clk 和 di 然后 变为 don't
小心 输入 waiting 为 一个 新 开始 情况 至 是
发现.
2.3 数据 在 (di)
数据 在 (di) 是 使用 至 时钟 在 一个 开始 位, opcode,
地址, 和 数据 synchronously 和 这 clk 输入.
2.4 数据 输出 (做)
数据 输出 (做) 是 使用 在 这 读 模式 至 输出 数据
synchronously 和 这 clk 输入 (t
PD
之后 这 posi-
tive 边缘 的 clk).
这个 管脚 也 提供 准备好/busy 状态 信息
during 擦掉 和 写 循环. 准备好/b
usy sta-
tus 信息 是 有 在 这 做 管脚 如果 cs 是
brought 高 之后 正在 低 为 最小 碎片 选择
low 时间 (t
CSL
) 和 一个 擦掉 或者 写 运作 有
被 initiated.
这 状态 信号 是 不 有 在 做, 如果 cs 是 使保持
low 或者 高 在 这 全部 写 或者 擦掉 循环. 在
所有 其它 具体情况 做 是 在 这 高-z 模式. 如果 状态 是
审查ed 之后 这 擦掉/写 循环, 一个 拉-向上
电阻 在 做 是 必需的 至 读 这 准备好 信号.
2.5 或者
ganization (org)
当 org 是 系 至 v
SS
, 这 (x8) 记忆 organiza-
tion 是 选择. 当 org 是 连接 至 vcc 或者
floated, 这 (x16) 记忆 organization 是 选择.
org 能 仅有的 是 floated 为 时钟 speeds 的 1 mhz 或者
较少 为 这 (x16) 记忆 organization.F或者 时钟
speeds 更好 比 1 mhz, org 必须 是 系 至 vcc
或者 v
SS
.
便条:
cs 必须 go 低 在 consecutive
说明.
: 点此下载
