TLK2521
1 至 2.5 gbps transceiver
SLLS574
–
july 2003
5
邮递 办公室 盒 655303
•
达拉斯市, 德州 75265
开始/停止 framing 逻辑 (持续)
...
开始
位
停止
位
TD0 TD1 TD16 TD17 开始
位
停止
位
图示 3. 串行 输出 数据 stream 和 开始 和 停止 位
并行的-至-串行
这 并行的-至-串行 变换 寄存器 takes 在 这 20-位 宽 数据 文字 多路复用 从 这 framing 逻辑 和
converts 它 至 一个 串行 stream. 这 变换 寄存器 是 clocked 在 两个都 这 rising 和 下落 边缘 的 这 内部
发生 位 时钟, 这个 是 10 时间 这 gtx_clk 输入 频率. 这 lsb (td0) 是 transmitted 第一 作
显示 在 图示 3.
高-速 数据 输出
这 高-速 数据 输出 驱动器 组成 的 一个 pecl-兼容 差别的 一双 那 能 是 优化 为 一个
particular 传递 线条 阻抗 和 长度. 这 线条 能 是 直接地 结合 或者 交流 结合. 交流-连接
是 仅有的 推荐 如果 这 并行的 tx 数据 stream 是 encoded 至 达到 一个 直流-保持平衡 数据 stream. 看
图示 11 和 图示 12 为 末端 详细信息. 非 外部 pullup 或者 pulldown 电阻器 是 必需的.
这 tlk2521 提供 一个 可选择的 信号 preemphasis 选项 为 驱动 lossy 媒介. 这 第一 位 的 一个 run
长度 的 一样-值 位 是 驱动 至 一个 大 输出 摆动, 这个 precompensates 为 信号 inter-标识
干扰 (isi) 在 lossy 媒介 此类 作 铜 cables 或者 打印 电路 板 查出 预定的 至 preemphasis.
receive 接口
这 接受者 portion 的 这 tlk2521 accepts 20-位 framed 差别的 串行 数据. 这 interpolator 和 时钟
恢复 电路 locks 至 这 数据 stream 和 extracts 这 位 比率 时钟. 这个 recovered 时钟 是 使用 至 retime
这 输入 数据 stream. 这 串行 数据 是 然后 排整齐 至 这 20-位 文字 boundary 用 finding 这 开始/停止 位,
和 这 18-位 数据 是 输出 在 一个 18-位 宽 并行的 总线 同步 至 这 提取 receive 时钟.
receive 数据 总线
这 receive 总线 接口 驱动 18-位 宽 单独的-结束 ttl 并行的 数据 在 这 rxd[0:17] 管脚. 数据 是 有效的
在 这 rising 边缘 的 rx_clk. 这 rx_clk 是 使用 作 这 recovered 文字 时钟. 这 数据 和 时钟 信号
是 排整齐 作 显示 在 图示 4. 详细地 定时 信息 能 是 建立 在 这 ttl 输出 切换
特性 表格.
rx_clk
RXDn
t
su
t
h
图示 4. receive 定时 波形
: 点此下载
