746 altera 公司
classic epld 家族 数据 薄板
一般
描述
这 altera classic
TM
设备 家族 提供 一个 解决方案 至 高-速, 低-
电源 逻辑 integration. fabricated 在 先进的 cmos 技术,
classic 设备 也 有 一个 turbo-仅有的 版本, 这个 是 描述 在 这个
数据 薄板.
classic 设备 支持 100
%
ttl emulation 和 能 容易地 合并
多样的 pal- 和 gal-类型 设备 和 densities ranging 从 300 至
900 usable 门. 这 classic 家族 提供 管脚-至-管脚 逻辑 延迟 作
低 作 10 ns 和 计数器 发生率 作 高 作 100 mhz. classic 设备
是 有 在 一个 宽 范围 的 包装, 包含 陶瓷的 双 在-线条
包装 (cerdip), 塑料 双 在-线条 包装 (pdip), 塑料 j-含铅的 碎片
运输车 (plcc), 陶瓷的 j-含铅的 碎片 运输车 (jlcc), 管脚-grid 排列 (pga),
和 小-外形 整体的 电路 (soic) 包装.
非易失存储器-为基础 classic 设备 能 减少 起作用的 电源 消耗量
没有 sacrificing 效能. 这个 减少 电源 消耗量
制造 这 classic 家族 好 suited 为 一个 宽 范围 的 低-电源
产品.
classic 设备 是 100
%
generically 测试 设备 在 windowed
包装 和 能 是 erased 和 过激-violet (uv) 明亮的, 准许 设计
改变 至 是 执行 quickly.
classic 设备 使用 总-的-产品 逻辑 和 一个 可编程序的 寄存器.
这 总-的-产品 逻辑 提供 一个 可编程序的-
和
/fixed-
或者
结构 那 能 执行 逻辑 和 向上 至 第八 产品 条款. 这
可编程序的 寄存器 能 是 individually 编写程序 为 d, t, sr, 或者
jk flipflop 运作 或者 能 是 绕过 为 combinatorial 运作. 在
增加, macrocell 寄存器 能 是 individually clocked 也 用 一个 global
时钟 或者 用 任何 输入 或者 反馈 path 至 这
和
排列. altera’s
专卖的 可编程序的 i/o architecture 准许 这 设计者 至
程序 输出 和 反馈 paths 为 combinatorial 或者 注册
运作 在 两个都 起作用的-高 和 起作用的-低 模式. 这些 特性 制造
它 可能 至 执行 一个 多样性 的 逻辑 功能 同时发生地.
classic 设备 是 supported 用 altera’s max+plus ii 开发
系统, 一个 单独的, 整体的 包装 那 提供 图式, text—including
vhdl, verilog hdl, 和 这 altera 硬件 描述 language
(ahdl)—and 波形 设计 entry, compilation 和 逻辑 综合,
simulation 和 定时 分析, 和 设备 程序编制. 这
max+plus ii 软件 提供 edif 2 0 0 和 3 0 0, lpm, vhdl,
verilog hdl, 和 其它 接口 为 额外的 设计 entry 和
simulation 支持 从 其它 工业-标准 pc- 和 workstation-
为基础 eda tools. 这 max+plus ii 软件 runs 在 windows-为基础
pcs,作 好 作 sun sparcstation, hp 9000 序列 700/800, 和 ibm risc
系统/6000 workstations. 这些 设备 也 包含 在-板 逻辑 测试
circuitry 至 准许 verification 的 函数 和 交流 specifications 在
标准 生产 flow.
: 点此下载
