10
ltc1293/ltc1294/ltc1296
129346fs
开始 位
这 第一 "logical 一个" clocked 在 这 d
在
输入 之后 cs
变得 低 是 这 开始 位. 这 开始 位 initiates 这 数据
转移 和 所有 leading zeroes 这个 precede 这个 logical
一个 将 是 ignored. 之后 这 开始 位 是 received 这
remaining 位 的 这 输入 文字 将 是 clocked 在. 更远
输入 在 这 d
在
管脚 是 然后 ignored 直到 这 next cs
循环.
U
S
一个
O
PP
L
IC
在
I
WU
U
I 为 ATIO
这 ltc 1293/4/6 是 一个 数据 acquisition 组件 这个
包含 这 下列的 函数的 blocks:
1. 12-位 successive approximation 电容的 一个/d
转换器
2. 相似物 多路调制器 (mux)
3. 样本 和 支撑 (s/h)
4. 同步的, half duplex 串行 接口
5. 控制 和 定时 逻辑
数字的 仔细考虑
串行 接口
这 ltc1293/4/6 communicates 和 微处理器
和 其它 外部 电路系统 通过 一个 同步的, half duplex,
四-线 串行 接口 (看 运行 sequence). 这
时钟 (clk) synchronizes 这 数据 转移 和 各自 位
正在 transmitted 在 这 下落 clk 边缘 和 captured 在
这 rising clk 边缘 在 两个都 transmitting 和 接到
系统. 这 输入 数据 是 第一 received 和 然后 这 一个/d
转换 结果 是 transmitted (half duplex). 因为 的
输入 数据 文字
这 ltc1293/4/6 七-位 数据 文字 是 clocked 在 这
D
在
输入 在 这 rising 边缘 的 这 时钟 之后 碎片 选择
变得 低 和 这 开始 位 有 被 公认的. 更远
输入 在 这 d
在
管脚 是 然后 ignored 直到 这 next cs
循环. 这 输入 文字 是 定义 作 跟随:
这 half duplex 运作 d
在
和 d
输出
将 是 系
一起 准许 传递 在 just 3 连线的: cs, clk
和 数据 (d
在
/d
输出
). 数据 转移 是 initiated 用 一个 下落
碎片 选择 (cs) 信号. 之后 cs falls 这 ltc1293/4/6
looks 为 一个 开始 位. 之后 这 开始 位 是 received 一个 7-位
输入 文字 是 shifted 在 这 d
在
输入 这个 configures
这 ltc1293/4/6 和 开始 这 转换. 之后 一个 无效的
位, 这 结果 的 这 转换 是 输出 在 这 d
输出
线条.
和 这 half duplex 串行 接口 这 d
输出
数据 是 从
这 电流 转换. 之后 这 终止 的 这 数据 exchange
cs 应当 是 brought 高. 这个 resets 这 ltc1293/4/6
在 preparation 为 这 next 数据 exchange.
CS
D
在
1
D
在
2
D
输出
2
D
输出
1
变换 mux
地址 在
1 无效的
位
变换 一个/d 转换
结果 输出
ltc1293 ai01
mux 地址
这 四 位 的 这 输入 文字 下列的 这 开始 位
assign 这 mux 配置 为 这 要求 变换器-
sion. 为 一个 给 频道 选择, 这 转换器 将
measure 这 电压 在 这 二 途径 表明
用 这 + 和 – signs 在 这 选择 行 的 这 下列的
表格. 便条 那 在 差别的 模式 (sgl/diff = 0) mea-
surements 是 限制 至 四 调整 输入 pairs 和
也 极性. 在 单独的 结束 模式, 所有 输入 途径
是 量过的 和 遵守 至 com. 仅有的 这 +inputs 有
样本 和 holds. 信号 应用 在 这 –inputs 必须 不
改变 更多 比 这 必需的 精度 在 这 con-
版本.
开始
sgl/
DIFF
odd/
SIGN
选择
1
选择
0
UNI MSBF
PS
mux 地址
msb 第一/
lsb 第一
单极的/
双极
电源
关闭
ltc1293 ai02
: 点此下载
