11
fn9062.2
april 13, 2004
过度的 amounts 的 电流 从 这 5v
SB
输出 的 这
atx 能 含铅的 至 电压 collapse 和 induce 一个 模式 的
consecutive restarts 和 unknown 影响 在 这 系统’s
行为 或者 health.
这 建造-在 软-开始 电路系统 一个llows tight 控制 的 这 回转-
向上 速 的 这 输出 voltages 控制 用 这 isl6504,
因此 enabling 电源-ups 自由 的 供应 漏出-止 events.
自从 这 输出 是 ramped 向上 在 一个 直线的 fashion, 这
电流 专心致志的 至 charging这 输出 电容 能 是
计算 和 这 下列的 formula:
, 在哪里
I
SS
- 软-开始 电流 (典型地 10
µ
一个)
C
SS
- 软-开始 电容
V
BG
- bandgap 电压 (典型地 1.26v)
Σ
(
C
输出
x v
输出
) - 总 的 这 产品 在 这
电容 和 这 电压 的一个 输出 (总的 承担
delivered 至 所有 输出)
预定的 至 这 各种各样的 系统定时 events 和 它们的
interaction, 它 是 推荐 th在 这 软-开始 间隔 不
是 设置 至 超过 30ms. 为 大多数 产品, 一个 0.1
µ
F
电容 是 推荐.
关闭
在 情况 的 一个 故障 condition 那 might endanger 这
计算机 系统, 或者 在 任何 其它 时间, 所有 这 isl6504/一个
输出 能 是 shut 向下 用 拉 这 ss 管脚 在下 这
指定 关闭 水平的 (typically 0.8v) 和 一个 打开 流
或者 打开 集电级 设备 有能力 的 sinking 一个 最小 的
2ma. 拉 这 ss 管脚 低 effectively shuts 向下 所有 这
通过 elements. 在之上 释放 的 这 ss 管脚, 这 isl6504
undergoes 一个 新 软-开始 循环 和 重新开始 正常的
运作 在 一致 至 这 atx 供应 和 控制 管脚
状态.
vid_pg 延迟
在 电源-向上 和 最初的 软-开始, 这 vid_pg 和
vid_ct 管脚 是 使保持 低. 作这 1v2vid 输出 超过 它的
rising 电源-好的 门槛, 这 电容 连接 在 这
vid_ct 管脚 开始 至 承担 向上 通过 这 内部的 10
µ
一个
电流 源. 作 这 电压 在 这个 电容 超过
1.25v, 这 打开-集电级 vid_pg 管脚 是 released 和 vid
电源 好的 状态 是 因此 reported.
这 值 的 这 vid_ct 电容 至 是 使用 至 获得 一个
给 vid_pg 延迟 能 是 决定 从 这 图表 在
图示 10. 为 扩展 延迟 exceeding 这 范围 的 这
图表, 使用 这 下列的 formula:
, 在哪里
t
延迟
- desired 延迟 时间 (s)
c - vid_ct 电容 至 获得 desired 延迟 时间 (f)
布局 仔细考虑
这 典型 应用 雇用ing 一个 isl6504/一个 是 一个 fairly
笔直地 向前 implementation. 像 和 任何 其它 直线的
调整器, 注意 有 至 是 paid 至 这 few 可能地
敏感的 小 信号 组件, 此类 作 那些 连接
至 敏感的 nodes 或者 那些 供应 核心的 绕过 电流.
这 电源 组件 (通过 晶体管) 和 这 控制
ic 应当 是 放置 第一. 这 控制 应当 是 放置 在
一个 central 位置 在 这 motherboard, closer 至 这 记忆
控制 碎片 和 处理器, 但是 不 excessively far 从
这 3.3v
双
island 或者 这 i/o 电路系统. 确保 这 1v5sb,
1v2vid, 3v3, 和 3v3dl 连接 是 合适的 sized 至
carry 100ma 没有 exhibiting significant resistive losses 在
这 加载 终止. similarly, 这 输入 偏差 供应 (5v
SB
) 能
carry 一个 重大的 水平的 的 current - 为 最好的 结果, 确保 它
是 连接 至 它的 各自的 源 通过 一个 adequately
sized 查出. 这 通过 晶体管 应当 是 放置 在 焊盘
有能力 的 heatsinking 相一致 这 设备的 电源
消耗. 在哪里 适用, 多样的 通过 连接 至 一个
大 内部的 平面 能 significantly 更小的 localized 设备
温度 上升.
placement 的 这 解耦 和 大(量) 电容 应当
follow 一个 placement reflecting 它们的 目的. 作 此类, 这
高-频率 解耦 电容 应当 是 放置 作
关闭 作 可能 至 这 加载 它们 是 解耦; 这 ones
解耦 这 控制 关闭 至 这 控制 管脚, 这
ones 解耦 这 加载 关闭 至 这 加载 连接器 或者 这
加载 它自己 (如果 embedded). even though 大(量) 电容
(铝 electrolytics 或者 tantalum 电容) placement 是
不 作 核心的 作 这 高-频率 电容 placement,
having 这些 电容 关闭 至 这 加载 它们 提供 是
preferable.
这 核心的 小 信号 组件 包含 这 软-开始
电容, c
SS
, 作 好 作 所有 这 高-频率 解耦
电容. locate 这些 组件 关闭 至 这 各自的
I
COUT
I
SS
C
SS
V
BG
×
------------------------------
Σ
C
输出
V
输出
×()×
=
C
t
延迟
125000
--------------------=
c (nf)
图示 10. vid_pg 延迟 dependence 在 vid_ct
电容
0
10
20
30
40
50
60
70
80
vid_pg 延迟 (ms)
0
123
4
56
78910
isl6504, isl6504a
: 点此下载
