ad7440/ad7450a
rev. c | 页 7 的 28
定时 规格
有保证的 用 描绘. 所有 输入 信号 是 指定 和 tr = tf = 5 ns (10% 至 90% 的 v
DD
) 和 安排时间 从 一个 电压 水平的 的
1.6 v. 看
图示 2,图示 3, 和 这 串行 接口 部分.
表格 3. v
DD
= 2.7 v 至 3.6 v, f
SCLK
= 18 mhz, f
S
= 1 msps, v
REF
= 2.0 v; v
DD
= 4.75 v 至 5.25 v, f
SCLK
= 18 mhz, f
S
= 1 msps,
V
REF
= 2.5 v; v
CM
1
= v
REF
; t
一个
= t
最小值
至 t
最大值
, 除非 否则 指出.
参数 限制 在 t
最小值
, t
最大值
单位 描述
f
SCLK
2
10 khz 最小值
18 mhz 最大值
t
转变
16 × t
SCLK
t
SCLK
= 1/f
SCLK
888 ns 最大值
t
安静
60 ns 最小值
最小 安静 时间 在 这 终止 的 一个 串行 读 和 这 next 下落 边缘 的
CS
t
1
10 ns 最小值
最小
CS
脉冲波 宽度
t
2
10 ns 最小值
CS
下落 边缘 至 sclk 下落 边缘 建制 时间
t
3
3
20 ns 最大值
延迟 从
CS
下落 边缘 直到 sdata 三-状态 无能
t
4
3
40 ns 最大值 数据 进入 时间 之后 sclk 下落 边缘
t
5
0.4 t
SCLK
ns 最小值 sclk 高 脉冲波 宽度
t
6
0.4 t
SCLK
ns 最小值 sclk 低 脉冲波 宽度
t
7
10 ns 最小值 sclk 边缘 至 数据 有效的 支撑 时间
t
8
4
10 ns 最小值 sclk 下落 边缘 至 sdata 三-状态 使能
35 ns 最大值 sclk 下落 边缘 至 sdata 三-状态 使能
t
电源-向上
5
1 µs 最大值 电源-向上 时间 从 全部 电源-向下
1
一般模式 电压.
2
mark/空间 比率 为 这 sclk 输入 是 40/60 至 60/40.
3
量过的 和 这 加载 电路 的 图示4 和 定义 作 这 时间 必需的 为 这 输出 至 交叉 0.8 v 或者 2.4 v 和 v
DD
= 5 v 或者 0.4 v 或者 2.0 v 为 v
DD
= 3 v.
4
t
8
是 获得 从 这 量过的 时间 带去 用 这 数据 输出 至 改变 0.5 v 当 承载 和 这 电路 的 图示 4. 这 measured 号码 是 然后 extrapolated
后面的 至 除去 这 影响 的 charging 或者 discharging 这 25 pf 电容. 这个 意思 那 这 时间, t
8
, quoted 在 这 定时 specifications 是 这 真实 总线 relinquish
时间 的 这 部分 和 是 在依赖 的 这 总线 加载.
5
看 电源-向上 时间 部分.
t
3
t
2
t
4
t
7
t
8
t
6
t
1
t
5
t
安静
t
转变
CS
SCLK
SDATA
4 leading zeros 三-状态
12345 13141516
0 0 0 0 DB11 DB10 DB2 DB1 DB0
B
03051-一个-002
图示 2. ad7450a 串行 接口 定时 图解
t
3
t
2
t
4
t
7
t
8
t
6
t
1
t
5
t
安静
t
转变
CS
SCLK
SDATA
4 leading zeros 2 trailing zeros
三-状态
12345 13141516
0 0 0 0 DB9 DB8 DB0 0 0
B
03051-一个-003
图示 3. ad7440 串行 接口 定时 图解
: 点此下载
