fm3104/16/64/256
Rev0.21
十一月2003 页3的 22
图示 1. 块 图解
管脚 描述
管脚 名字 类型 管脚 描述
a0,一个1 输入 设备 选择 输入 是 使用 至 地址 多样的 memories 在 一个 串行 总线. 至 选择
这 设备 这 地址 值 在 这 二 管脚 必须 相一致 这 相应的 位
包含 在 这 设备 地址. 这 设备 选择 管脚 是 pulled 向下 内部.
CNT1,CNT2 输入 事件Counter inputs:这些 电池-backed 输入 increment counters 当 一个 边缘 是
发现 在 这 相应的 cNT管脚. 这 极性 是 可编程序的.
cal/pfO 输出 在 校准 模式, 这个 管脚 供应 一个 512 hz 正方形的-波 输出 为 时钟
calib限定. 在 正常的 运作, 这个 是 这early 电源-失败输出.
x1, x2 i/o 32.768 khz 结晶 连接. 当 使用 一个 外部 振荡器,应用 这 时钟 至
x2 和 leave x1 floating.
/rst i/o 起作用的 低 重置 输出放 和 弱 拉-向上. 也 输入 为 手工的 重置.
SDA i/o 串行 数据 &放大; 地址:这个 是 一个 bi-directional 线条 为 这 二 -线 接口. 它 是
打开-流 和 是 将 至 是 线-或者’d 和 其它 设备 在 这 二 -线 总线.
这 输入 缓存区 incorporates 一个 施密特 触发 为 噪音 免除 和 这 输出
驱动器 包含 斜度 控制 为 下落 edges. 一个 拉-向上 电阻 是 必需的.
SCL 输入 串行 时钟:这 串行 时钟 线条 为 这 二 -线 接口. 数据 是 clocked 输出 的 这
部分 在 这 下降ing 边缘, 和 在 在 这 rising 边缘. 这 scl 输入 也 包含 一个
施密特 触发 输入 为 噪音 免除.
PFI 输入 early 电源-失败输入:典型地 连接 至 一个 无秩序的 电源 供应 至 发现
一个 early 电源 失败.这个 管脚 应当 不 是left floating.
VBAK 供应 backup 供应 电压: 一个 3v 电池 或者 一个 大 值 电容.如果 v
DD
<3.6v 和 非
backup 供应 是 使用, 这个 管脚 应当 是 系 至 v
DD
. 如果 v
DD
>3.6v 和 非 backup
供应 是 使用, 这个 管脚 应当 是 left floating 和 这 vbc b它 应当 是 设置.
VDD 供应 供应 电压.
VSS 供应 地面
FRAM
排列
2-线
接口
SCL
SDA
RST
a1,A0
cal/pfo
PFI
VDD
VBAK
RTC
2.5v
-
+
rtc 寄存器
事件
Counters
CNT1
CNT2
特定的
函数
寄存器
s/n
X1
X2
LockOut
LockOut
+
-
1.2v
Watchdog
lv 发现
切换电源
512Hz
rtc cal.
电池 backed
Nonvolatile
: 点此下载
