首页 | 最新需求 | 最新现货 | IC库存 | 供应商 | IC英文资料库 | IC中文资料库 | IC价格 | 电路图 | 应用资料 | 技术资料
 IC型号:
您现在的位置:首页 >  IC英文资料库 进入手机版 
 
资料编号:1133582
 
资料名称:AD1877
 
文件大小: 290.08K
   
说明
 
介绍:
 
 


: 点此下载
  浏览型号AD1877的Datasheet PDF文件第7页
7
浏览型号AD1877的Datasheet PDF文件第8页
8
浏览型号AD1877的Datasheet PDF文件第9页
9
浏览型号AD1877的Datasheet PDF文件第10页
10

11
浏览型号AD1877的Datasheet PDF文件第12页
12
浏览型号AD1877的Datasheet PDF文件第13页
13
浏览型号AD1877的Datasheet PDF文件第14页
14
浏览型号AD1877的Datasheet PDF文件第15页
15
 
本平台电子爱好着纯手工中文简译:截至2020/5/17日,支持英文词汇500个
AD1877
rev. 一个
11
二 模式 deserve 特定的 discussion. 这 第一 特定的 模式,
从动装置 模式, 数据 位置 控制 用 wclk 输入
(s/
M
= hi, r
L
just = hi,
MSBDLY
= lo), 显示 在 图示 8, 是
这 仅有的 模式 在 这个 wclk 是 一个 输入. 这 16-位 输出
数据 words 能 是 放置 在 用户-定义 locations 在里面 32-位
地方. 这 msb 将 呈现 在 这 bclk 时期 之后 wclk 是
发现 hi 用 这 bclk 抽样 边缘. 如果 wclk 是 hi dur-
ing这 第一 bclk 的 这 32-位 地方 (如果 wclk 是 系 hi 为
例子),然后 这 msb 的 这 输出 文字 将 是 有效的 在 这
抽样 边缘 的 这 第二 bclk. 这 效应 是 至 延迟 这
msb 为 一个 位 时钟 循环 在 这 地方, 制造 这 输出
数据 兼容 在 这 数据 format 水平的 和 这 i
2
s 数据 为-
mat. 便条 那 这 相关的 placement 的 这 wclk 输入 能
相异 从 32-位 地方 至 32-位 地方, 甚至 在里面 这 一样
64-位 框架. 为 例子, 在里面 一个 单独的 64-位 frame, 这 left
文字 可以 是 正确的 justified (用 pulsing wclk hi 在 这 16th
bclk) 和 这正确的 文字 可以 是 在 一个 i
2
s-兼容 数据
format (用 having wclk hi 在 这 beginning 的 这 第二 地方).
在 这 第二 特定的 模式
主控 模式, 正确的-justified 和
msb 延迟, wclk 搏动 在 17th 循环
(s/
M
= lo,
R
L
just = hi,
MSBDLY
= lo), 显示 在 图示 12, wclk
是 一个 输出 和 是 搏动 为 一个 循环 用 这 ad1877. 这
msb 是 有效的 在 这 18th bclk 抽样 边缘, 和 这 lsb
extends 在 这 第一 bclk 时期 的 这 next 32-位 地方.
定时 参数
为 主控 模式, 一个 bclk transmitting 边缘(labeled
XMIT
)
将 是 delayed 从 一个 clkin rising 边缘 用 t
DLYCKB
, 作 显示
在 图示 17. 一个 l
R
ck 转变 将 是 delayed 从 一个 bclk
transmitting 边缘 用 t
DLYBLR
. 一个 wclk rising 边缘 将 是
delayed 从 一个 bclk transmitting 边缘 用 t
DLYBWR
, 和 一个WCLK
下落 边缘 将 是 delayed 从 一个 bclk transmitting 边缘 用
t
DLYBWF
. 这 数据 和 tag 输出 将 是 delayed 从 一个
transmitting 边缘 的 bclk 用 t
DLYDT
.
为 从动装置 模式, 一个 l
R
ck 转变 必须 是 建制 至 一个 bclk
抽样 边缘 (labeled
样本
) 用 t
setlrbs.
这 数据
和 tag 输出 将 是 delayed 从 一个 l
R
ck 转变 用
t
DLYLRDT
, 和 数据 和 tag 输出 将 是 delayed 从
bclk transmitting 边缘 用 t
DLYBDT
. 为
从动装置 模式, 数据
位置 控制 用 wclk 输入,
wclk 必须 是 建制 至
一个 bclk 抽样 边缘 用 t
SETWBS
.
为 两个都 主控 和 从动装置 模式, bclk 必须 有 一个 最小
lo pulsewidth 的 t
BPWL
, 和 一个 最小 hi pulsewidth 的 t
BPWH
.
这 ad1877 clkin 和
重置
定时 是 显示 在 图示
19. clkin 必须 有 一个 最小 lo pulsewidth 的 t
CPWL
, 和
一个 最小 hi 脉冲波 宽度 的 t
CPWH
. 这 最小 时期 的
clkin 是 给 用 t
CLKIN
.
重置
必须 有 一个 最小 lo
pulsewidth 的 t
RPWL
. 便条 那 那里 是 非 建制 或者 支撑 时间
(所需的)东西 为
重置
.
同步 多样的 ad1877s
多样的 ad1877s 能 是 同步 用 制造 所有 这
ad1877s 串行 端口 slaves. 这个 选项 是 illustrated 在
图示 6. 看 这
重置, autocalibration 和 电源 向下
部分 在之上 为 额外的 信息.
#1 ad1877
从动装置 模式
CLKIN
数据
BCLK
WCLK
L
R
CK
时钟
#2 ad1877
从动装置 模式
CLKIN
数据
BCLK
WCLK
L
R
CK
#n ad1877
从动装置 模式
CLKIN
数据
BCLK
WCLK
L
R
CK
重置
重置
重置
图示 6. 同步 多样的 ad1877s
资料评论区:
点击回复标题作者最后回复时间

标 题:
内 容:
用户名:
手机号:    (*未登录用户需填写手机号,手机号不公开,可用于网站积分.)
      
关于我们 | 联系我们
电    话13410210660             QQ : 84325569   点击这里与集成电路资料查询网联系
联系方式: E-mail:CaiZH01@163.com