AD1877
rev. 一个
–
7
–
样本 延迟
这 样本 延迟 或者 “group delay” 的 这 ad1877 是 dominated
用 这 处理 时间 的 这 数字的 decimation 过滤. fir fil-
ters convolve 一个 vector representing 时间 样本 的 这 输入
和 一个 equal-sized vector 的 coefficients. 之后 各自 convolu-
tion, 这 输入 vector 是 updated 用 adding 一个 新 样本 在 一个
终止 的 这 “pipeline” 和 discarding 这 oldest 输入 样本 在
这 其它. 为 一个 fir 过滤, 这 时间 在 这个 一个 步伐 输入 呈现
在 这 输出 将 是 当 那 步伐 输入 是 half 方法 通过
这 输入 样本 vector pipeline. 这 输入 样本 vector
是 updated 每 64
×
F
S
. 这 等式 这个 expresses 这
组 延迟 为 这 ad1877 是:
组 延迟
(
秒
) = 36/
F
S
(
Hz
)
为 这 大多数 一般 样本 比率 这个 能 是 summarized 作:
F
S
组 延迟
48 khz 750
µ
s
44.1 khz 816
µ
s
32 khz 1125
µ
s
预定的 至 这 直线的 阶段 properties 的 fir 过滤, 这 组
延迟 变化, 或者 differences 在 组 延迟 在 不同的 fre-
quencies 是 essentially 零.
运行 特性
电压 涉及 和 外部 过滤 电容
这 ad1877 包含 一个 +2.25 v 在-板 涉及 那 deter-
mines 这 ad1877’s 输入 范围. 这 left 和 正确的 涉及
管脚 (14 和 15) 应当 是 绕过 和 一个 0.1
µ
f 陶瓷的 碎片
电容 在 并行的 和 一个 4.7
µ
f tantalum 作 显示 在下 在
图示 3. 便条 那 这 碎片 电容 应当 是 closest 至 这
管脚. 这 内部的 涉及 能 是 overpowered 用 应用 一个
外部 涉及 电压 在 这 v
REF
l (管脚 14) 和 v
REF
R
(管脚 15) 管脚, 准许 多样的 ad1877s 至 是 校准 至
这 一样 增益. 它 是 不 可能 至 overpower 这 left 和 正确的
涉及 管脚 individually; 这 外部 涉及 电压
应当 是 应用 至 两个都 管脚 14 和 管脚 15. 便条 那 这 ref-
erence 管脚 必须 安静的 是 绕过 作 显示 在 图示 3.
它 是 可能 至 绕过 各自 涉及 管脚 (v
REF
l 和 v
REF
r)
和 一个 电容 大 比 这 建议的 4.7
µ
f, 不管怎样 它 是
不 推荐. 一个 大 电容 将 有 一个 变长 承担-
向上 时间 这个 将 扩展 在 这 autocalibration时期, yield-
ing incorrect 结果.
这 ad1877 需要 四 外部 过滤 电容 在 管脚 11,
12, 17 和 18. 这些 电容 是 使用 至 过滤 这 单独的-至
differential 转换器 输出, 和 是 too 大 为 practical
integration 面向 这 消逝. 它们 应当 是 470 pf npo 陶瓷的
碎片 类型 电容 作 显示 在 图示 3, 放置 作 关闭 至 这
ad1877 包装 作 可能.
样本 时钟
一个 外部 主控 时钟 有提供的 至 clkin (管脚 28) 驱动
这 一个d1877 modulator, decimator, 和 数字的 在terface. 作
和 任何 相似物-至-数字的 转换 系统, 这 抽样 时钟
必须 是 低 jitter 至 阻止 转换 errors. 如果 一个 结晶 oscil-
lator 是使用 作 这 时钟 源, 它 should 是 绕过 和 一个
0.1
µ
f 电容, 作 显示 在下 在 图示 3.
为 这 ad1877, 这 输入 时钟 运作 在 也 256
×
F
S
或者
384
×
F
S
作 选择 用 这 384/
256
管脚. 当 384/
256
是 hi,
这 384 模式 是 选择 和 当 384/
256
是 lo, 这 256
模式 是 选择. 在 两个都 具体情况, 这 时钟 是 分隔 向下 至
获得 这 64
×
F
S
时钟 必需的 为 这 modulator. 这 输出-
放 文字 比率 它自己 将 是 在 f
S
. 这个 relationship 是 illustrated
为 popular 样本 比率 在下:
256 模式 384 模式 Modulator 输出 文字
CLKIN CLKIN 样本 比率 比率
12.288 mhz 18.432 mhz 3.072 mhz 48 khz
11.2896 mhz 16.9344 mhz 2.822 mhz 44.1 khz
8.192 mhz 12.288 mhz 2.048 mhz 32 khz
这 ad1877 串行 接口 将 支持 两个都 主控 和 从动装置
模式. note 那 在 从动装置 模式 它 是 必需的 that 这 串行
接口 clocks 是 externally 获得 从 一个 一般 源.
在 主控 模式, 这 串行 接口 时钟 输出 是 内部
获得 从 clkin.
重置, autocalibration 和 电源 向下
这 起作用的 lo
重置
管脚 (管脚 23) initializes 这 数字的 deci-
mation 过滤 和 clears 这 输出 数据 缓存区. 当 在 这 重置
状态,所有 数字的 管脚 定义 作 输出 的 这 ad1877 是
驱动 至 地面 (除了 为 bclk, 这个 是 驱动 至 这 状态
定义 用 rdedge (管脚 6)). 相似物 设备 推荐
resetting 这 ad1877 在 最初的 电源 向上 所以 那 这 设备 是
合适的 校准. 这 重置 信号 必须 仍然是 lo 为 这
最小 时期 指定 在 “specifications” 在之上. 这 重置
脉冲波 是异步的 和 遵守 至这 主控 时钟, clkin.
如果, 不管怎样, 多样的 ad1877s 是 使用 在 一个 系统, 和 它 是
desired 那 它们 leave 这 重置 状态 在 这 一样 time, 这
一般 重置 脉冲波 应当 是 制造 同步的 至 clkin
(i.e.,
重置
应当 是 brought hi 在 一个 clkin 下落 边缘).
多样的 ad1877s 能 是 同步 至 各自 其它 用 使用
一个 单独的 主控 时钟 和 一个 单独的 重置 信号 至 initialize 所有
设备. 在 coming 输出 的 重置, 所有 ad1877s 将 begin sam-
pling 在 这 一样 时间. 便条 那 在 从动装置 模式, 这 ad1877 是
inactive (和 所有 输出 是 静态的, 包含 wclk) 直到 这
第一 rising 边缘 的 l
R
ck 之后 这 第一 下落 边缘 的 l
R
ck.
这个 最初的 低 going 然后 高 going 边缘 的 l
R
ck 能 是 使用
至 “skew” 这 抽样 开始-向上 时间 的 一个ad1877 相关的 至
其它 ad1877s 在 一个 系统. 在这 数据 位置 控制 用
wclk 输入 模式, wclk must 是 hi 和 l
R
ck hi, 然后
wclk hi 和 l
R
ck lo, 然后 wclk hi with l
R
ck hi
在之前 这 ad1877 开始 抽样.
这 ad1877 achieves 它的 指定 效能 没有 这
需要 为 用户 修整 或者 adjustments. 这个 是 accomplished
通过 这 使用 的 在-碎片 自动 补偿 校准 那
takes 放置 立即 下列的 重置. 这个 程序 nulls
输出 任何 补偿 在 这 单独的-至-差别的 转换器, 这 相似物
modulator 和 这 decimation 过滤. autocalibration 完成
在 大概 8192
×
(1/(f
L
R
CK
) 秒, 和 需要 仅有的 是
执行 once 在 电源-向上 在 大多数 产品.[in 从动装置
模式, 这 8192 循环 必需的 为 autocalibration 做 不 开始
直到 之后 这 第一 rising 边缘 的 l
R
ck 下列的 这 第一 下降-
ing 边缘 的 l
R
ck.] 这 autocalibration scheme 假设 那
这 输入 是 交流 结合. 直流 结合 输入 将 工作 和 这
ad1877, 但是 这 autocalibration algorithm 将 yield 一个 incor-
rect 补偿 补偿.
: 点此下载
