spartan-3 1.2v fpga 家族: 函数的 描述
ds099-2 (v1.2) july 11, 2003
www.xilinx.com
5
进步 产品 规格
1-800-255-7778
R
输出 电压 摆动 为 所有 standards 除了 gtl 和
gtlp.
所有 单独的-结束 standards 除了 这 lvcmos 模式
需要 一个 涉及 电压 (v
REF
) 至 偏差 这 输入-转变-
ing 门槛. once 一个 配置 数据 文件 是 承载 在
这 fpga 那 calls 为 这 i/os 的 一个 给 bank 至 使用 此类
一个 信号 标准, 一个 few specifically 保留 i/o 管脚 在 这
一样 bank automatically 转变 至 v
REF
输入. 当
使用 一个 的 这 lvcmos standards, 这些 管脚 仍然是
i/os 因为 这 v
CCO
电压 biases 这 输入-切换
门槛, 所以 那里 是 非 需要 为 v
REF
. 选择 这 v
CCO
和
V
REF
水平 至 合适 这 desired 单独的-结束 标准
符合 至Ta bl e 4 .
差别的 standards 雇用 一个 一双 的 信号, 一个 这
opposite 极性 的 这 其它. 这 噪音 canceling (e.g.,
一般模式 拒绝) 恰当的ties 的 这些 standards
准许 exceptionally 高 数据 转移 比率. 这个 部分
introduces 这 差别的 signaling 能力 的 spartan-3
设备.
各自 设备-包装 结合体 designates 明确的 i/o
pairs 那 是 specially 优化 至 支持 差别的
standards. 一个 唯一的 “l-number”, 部分 的 这 管脚 名字, iden-
tifies 这 线条-pairs 有关联的 和 各自 bank (看 单元
4:
引脚 描述
). 为 各自 一双, 这 letters “p” 和
“n” designate 这 真实 和 inverted 线条, 各自. 为
例子, 这 管脚 names io_l43p_7 和 io_l43n_7 indi-
cate 这 真实 和 inverted 线条 comprising 这 线条 一双 l43
在 bank 7. 这 差别的 输出 电压 (v
OD
) 参数
measures 这 电压 区别 这 高 和 低 逻辑 lev-
els 那 一个 一双 的 差别的 输出 驱动. 这 v
OD
范围 为
各自 的 这 差别的 standards 是 列表 在Table 5. 这
V
CCO
线条 提供 电流 至 这 输出. 这 v
REF
线条
是 不 使用. 选择 这 v
CCO
水平的 至 合适 这 desired differ-
ential 标准 符合 至Table 5.
这 需要 至 供应 v
REF
和 v
CCO
imposes constraints 在
这个 standards 能 是 使用 在 这 一样 bank. 看
这
organization 的 iobs 在 banks
部分 为 额外的
指导原则 涉及 这 使用 的 这 v
CCO
和 v
REF
线条.
digitally 控制 阻抗 (dci)
当 这 round-trip 延迟 的 一个 输出 信号 — i.e., 从
输出 至 输入 和 后面的 又一次 — 超过 上升 和 下降
时间, 它 是 一般 实践 至 增加 末端 电阻器 至
这 线条 carrying 这 信号. 这些 电阻器 effectively
相一致 这 阻抗 的 一个 设备的 i/o 至 这 典型的
阻抗 的 这 传递 线条, 因此 阻止
reflections 那 反而 影响 信号 integrity. 不管怎样,
和 这 高 i/o counts supported 用 modern 设备, 增加-
ing 电阻器 需要 significantly 更多 组件 和
板 范围. furthermore, 为 一些 包装 — e.g., 球
grid arrays — 它 将 不 总是 是 可能 至 放置 resis-
tors 关闭 至 管脚.
dci answers 这些 concerns 用 供应 二 种类 的
在-碎片 terminations: 并行的 terminations 制造 使用 的 一个
整体的 电阻 网络. 序列 terminations 结果 从
controlling 这 阻抗 的 输出 驱动器. dci actively
adjusts 两个都 并行的 和 序列 terminations 至 准确地
表格 4:
单独的-结束 i/o standards (值 在 伏特)
信号
标准
V
CCO
V
REF
为
输入
(1)
板
Termin一个tion
Volt一个ge(V
TT
)
为
输出
为
输入
GTL 便条 2 便条 2 0.8 1.2
GTLP 便条 2 便条 2 1 1.5
hstl_i 1.5
- 0.75 0.75
hstl_iii 1.5
-0.9 1.5
hstl_i_18 1.8
-0.9 0.9
hstl_ii_18 1.8
-0.9 0.9
hstl_iii_18 1.8
-1.1 1.8
LVCMOS12 1.2 1.2
- -
LVCMOS15 1.5 1.5
- -
LVCMOS18 1.8 1.8
- -
LVCMOS25 2.5 2.5
- -
LVCMOS33 3.3 3.3
- -
LVTTL 3.3 3.3 - -
pci33_3 3.0 3.0 - -
sstl18_i 1.8
-0.9 0.9
sstl2_i 2.5
- 1.25 1.25
sstl2_ii 2.5
- 1.25 1.25
注释:
1. banks 4 和 5 的 任何 spartan-3 设备 在 一个 vq100 包装
做 不 支持 信号 standards 使用 v
REF
.
2. 这 v
CCO
水平的 使用 为 这 gtl 和 gtlp standards 必须
是 非 更小的 比 这 末端 电压 (v
TT
), 也不 能 它 是
更小的 比 这 电压 在 这 i/o 垫子.
3. 看Ta bl e 6 为 一个 listing 的 这 单独的-结束 dci standards.
Table 5:
差别的 i/o standards
信号
标准
V
CCO
(伏特)
V
REF
为
输入
(伏特)
V
OD
(1)
(mv)
为
输出
为
输入
最小值 最大值
ldt_25 2.5 - - 430 670
LVDS_25 2.5 - - 250 400
blvds_25 2.5 - - 250 450
lvdsext_25 2.5 - - 330 700
ulvds_25 2.5 - - 430 670
rsds_25 2.5 - - 100 400
注释:
1. 量过的 和 一个 末端 电阻 值 (rt) 的 100
ohms.
2. 看Ta bl e 6 为 一个 listing 的 这 差别的 dci standards.
Table 4:
单独的-结束 i/o standards (值 在 伏特)
信号
标准
V
CCO
V
REF
为
输入
(1)
板
末端
电压 (v
TT
)
为
输出
为
输入
: 点此下载
