ds099-2 (v1.2) july 11, 2003
www.xilinx.com
1
进步 产品 规格
1-800-255-7778
© 2003 xilinx, 公司 所有 权利 保留. 所有 xilinx 商标, 注册 商标, patents, 和 免责声明 是 作 列表 一个t
http://www.xilinx.com/legal.htm
.
所有 其它 商标 和 注册 商标 是 这 恰当的ty 的 它们的 各自的 所有权人. 所有 规格 是 主题 至 change 没有 注意.
IOBs
iob overview
这 输入/输出 块 (iob) 提供 一个 可编程序的,
双向的 接口 在 一个 i/o 管脚 和 这 fpga’s
内部的 逻辑.
一个 simplified 图解 的 这 iob’s 内部的 结构 呈现
在 图示 1. 那里 是 三 主要的 信号 paths 在里面 这
iob: 这 输出 path, 输入 path, 和 3-状态 path. 各自
path 有 它的 自己的 一双 的 存储 elements 那 能 act 作
也 寄存器 或者 latches. 为 更多 信息, 看 这
存储 元素 功能 部分. 这 三 主要的 信号
paths 是 作 跟随:
• 这 输入 path carries 数据 从 这 垫子, 这个 是
绑定 至 一个 包装 管脚, 通过 一个 optional
可编程序的 延迟 元素 直接地 至 这 i 线条. 之后
这 延迟 元素, 那里 是 alternate routes 通过 一个
一双 的 存储 elements 至 这 iq1 和 iq2 线条. 这
iob 输出 i, iq1, 和 iq2 所有 含铅的 至 这 fpga’s
内部的 逻辑. 这 延迟 元素 能 是 设置 至 确保 一个
支撑 时间 的 零.
• 这 输出 path, 开始 和 这 o1 和 o2 线条,
carries 数据 从 这 fpga’s 内部的 逻辑 通过 一个
多路调制器 和 然后 一个 三-状态 驱动器 至 这 iob
垫子. 在 增加 至 这个 直接 path, 这 多路调制器
提供 这 选项 至 insert 一个 一双 的 存储 elements.
• 这 3-状态 path 确定 当 这 输出 驱动器 是
高 阻抗. 这 t1 和 t2 线条 carry 数据 从
这 fpga’s 内部的 逻辑 通过 一个 多路调制器 至 这
输出 驱动器. 在 增加 至 这个 直接 path, 这
多路调制器 提供 这 选项 至 insert 一个 一双 的
存储 elements.
• 所有 信号 paths 进去 这 iob, 包含 那些
有关联的 和 这 存储 elements, 有 一个 反相器
选项. 任何 反相器 放置 在 这些 paths 是
automatically absorbed 在 这 iob.
存储 元素 功能
那里 是 三 pairs 的 存储 elements 在 各自 iob, 一个
一双 为 各自 的 这 三 paths. 它 是 可能 至 配置
各自 的 这些 存储 elements 作 一个 边缘-triggered
d-类型 flip-flop (fd) 或者 一个 水平的-敏感的 获得 (ld).
这 存储-元素-一双 在 也 这 输出 path 或者 这
三-状态 path 能 是 使用 一起 和 一个 特定的 multi-
plexer 至 生产 翻倍-数据-比率 (ddr) 传递.
这个 是 accomplished 用 带去 数据 同步 至 这
时钟 信号’s rising 边缘 和 变换器ting 它们 至 位 syn-
chronized 在 两个都 这 rising 和 这 下落 边缘. 这 com-
bination 的 二 寄存器 和 一个 多路调制器 是 涉及 至 作 一个
翻倍-数据-比率 d-类型 flip-flop (fddr).
看
翻倍-数据-比率 传递
, 页 3为 更多
信息.
这 信号 paths 有关联的 和 这 存储 元素 是
描述 在Tabl e 1 .
040
spartan-3 1.2v fpga 家族:
函数的 描述
ds099-2 (v1.2) july 11, 2003
00
进步 产品 规格
R
表格 1:
存储 元素 信号 描述
存储
元素
信号 描述 函数
D 数据 输入 数据 在 这个 输入 是 贮存 在 这 起作用的 边缘 的 ck 使能 用 ce. 为 获得 运作 当 这
输入 是 使能, 数据 passes 直接地 至 这 输出 q.
Q 数据 输出 这 数据 在 这个 输出 reflects 这 状态 的 这 存储 元素. 为 运作 作 一个 获得 在
transparent 模式, q 将 mirror 这 数据 在 d.
CK 时钟 输入 一个 信号’s 起作用的 边缘 在 这个 输入 和 ce asserted, 负载 数据 在 这 存储 元素.
CE 时钟 使能 输入 当 asserted, 这个 输入 使能 ck. 如果 不 连接, ce defaults 至 这 asserted 状态.
SR 设置/重置 forces 存储 元素 在 这 状态 指定 用 这 srhigh/srlow attributes. 这
同步/async attribute 设置 确定 如果 这 sr 输入 是 同步 至 这 时钟 或者 不.
REV 反转 使用 一起 和 sr. forces 存储 元素 在 这 状态 opposite 从 what sr 做.
: 点此下载
