rev. b
ADC912A
–5–
薄脆饼 测试 限制
ADC912AG
参数 标识 情况 限制 单位
integral 非线性 INL
±
1 lsb 最大值
差别的 非线性 DNL
±
1 lsb 最大值
补偿 错误 V
ZSE
有保证的 用 设计
±
8 lsb 最大值
增益 错误 G
FSE
±
8 lsb 最大值
相似物 输入 阻抗 R
AIN
4/6 k
Ω
最小值/最大值
逻辑 输入 高 电压 V
INH
CS
,
RD
, hben 2.4 v 最小值
逻辑 输入 低 电压 V
INL
CS
,
RD
, hben 0.8 v 最大值
逻辑 输入 电流 I
在
CS
,
RD
, hben
±
1
µ
一个 最大值
逻辑 输出 高 电压 V
OH
I
源
= 0.2 毫安 4 v 最小值
逻辑 输出 低 电压 V
OL
I
下沉
= 1.6 毫安 0.4 v 最大值
积极的 供应 电流 I
DD
V
DD
= +5 v,
CS
=
RD
= v
DD
, 一个
在
= +10 v 7 毫安 最大值
负的 供应 电流 I
SS
V
SS
= –12 v,
CS
=
RD
= v
DD
, 一个
在
= +10 v 5 毫安 最大值
便条
电的 tests 是 执行 在 薄脆饼 探查 至 这 限制 显示. 预定的 至 变化 在 组装 方法 和 正常的 yield 丧失, yield 之后 包装 是 不 有保证的
为 标准 产品 dice. 咨询 工厂 至 negotiate 规格 为基础 在 dice lot 资格 通过 样本 lot 组装 和 测试.
(@ v
DD
= +5 v, v
SS
=
–
12 v 或者
–
15 v, v
REF
=
–
5 v, 一个
在
= 0 v 至 10 v, 和 t
一个
= 25
c, 除非 否则 指出.)
24
23
22
21
20
19
18
17
16
15
14
13
1
2
3
4
5
6
7
8
9
10
11
12
NC
NC
NC
NC
NC
NC
NC
C1
C2
C1
C2
+
+
C1
C2
C1
C2
+
+
10V
–
5V
+5V
–
15V
R
R
R
R
R
R
R
r = 10
c1 = 0.01
F
c2 = 4.7
F
nc = 非 连接
电源 供应 sequence:
+5v,
–
15v,
–
5v, +10v
ADC912A
顶 视图
(不 至 规模)
图示 9. 烧-在 电路
: 点此下载
