rev. b
ADC912A
–6–
管脚 函数 描述
管脚 Mnemonic 描述
l AIN 相似物 输入. 0 v 至 10 v.
2 VREFIN 电压 涉及 输入. 需要 外部 –5 v 涉及.
3 AGND 相似物 地面.
4...11 D
11
...d
4
三-状态 数据 输出 变为 起作用的 当
CS
和
RD
是 brought 低.
13...16 D
3/11
... d
0/8
单独的 管脚 函数 是 依赖 在之上 高 字节 使能 (hben) 输入.
数据 总线 输出,
CS
和
RD
= 低
管脚 4 管脚 5 管脚 6 管脚 7 管脚 8 管脚 9 管脚 10 管脚 11 管脚 13 管脚 14 管脚 15 管脚 16
Mnemonic
*
D
11
D
10
D
9
D
8
D
7
D
6
D
5
D
4
D
3/11
D
2/10
D
1/9
D
0/8
hben = 低 DB
11
DB
10
DB
9
DB
8
DB
7
DB
6
DB
5
DB
4
DB
3
DB
2
DB
1
DB
0
hben = 高 DB
11
DB
10
DB
9
DB
8
低 低 低 低 DB
11
DB
10
DB
9
DB
8
*
D
11
. . . d
0/8
是 这 模数转换器 数据 输出 管脚.
DB
11
. . . db
0
是 这 12-位 转换 结果. db
11
是 这 msb.
1
2 DGND 数字的 地面.
17 clk 在 时钟 输入 管脚. 一个 外部 ttl-兼容 时钟 将 是 应用 至 这个 管脚. alternatively 一个 结晶 或者
陶瓷的 共振器 将 是 连接 在 clk 在 (管脚 17) 和 clk 输出 (管脚 18).
18 clk 输出 时钟 输出 管脚. 一个 inverted clk 在 信号 呈现 在 clk 输出 当 一个 外部 时钟 是 使用. 看
clk 在 (管脚 17) 描述 为 结晶 (共振器).
19 HBEN 高 字节 使能 输入. 它的 primary 函数 是 至 multiplex 这 12 位 的 转换 数据 面向 这 更小的
D
7
. . . d
0/8
输出 (4 msbs 或者 8 lsbs). 看 管脚 描述 4 . . . 11 和 13 . . . 16. 也 使不能运转
转换 开始 当 hben 是 高.
20
RD
读 输入. 这个 起作用的 低 信号, 在 conjunction 和
CS
, 是 使用 至 使能 这 输出 数据 三
状态 驱动器 和 initiates 一个 转换 如果 cs 和 hben 是 低.
21
CS
碎片 选择 输入. 这个 起作用的 低 信号, 在 conjunction 和
RD
, 是 使用 至 使能 这 输出 数据
三-状态 驱动器 和 initiates 一个 转换 如果
RD
和 hben 是 低.
22
BUSY BUSY
输出 indicates 转换器 状态.
BUSY
是 低 在 转换.
23 V
SS
负的 供应, –12 v 或者 –15 v.
24 V
DD
积极的 供应, +5 v.
管脚 配置
24
23
22
21
20
19
18
17
16
15
14
13
1
2
3
4
5
6
7
8
9
10
11
12
V
DD
V
SS
D
0/8
D
1/9
D
2/10
D
3/11
HBEN
clk 输出
clk 在
BUSY
CS
RD
一个
在
V
REFIN
AGND
D
11
D
10
D
9
D
8
D
7
D
6
D
5
D
4
DGND
ADC912A
顶 视图
(不 至 规模)
1
2
3
4
5
6
7
8
9
10
11
12
一个
在
V
REFIN
AGND
D
11
D
10
D
9
D
8
D
7
D
6
D
5
D
4
DGND
C1
+
0v 至 10v
相似物 输入
–
5V
涉及
源
ADC912A
8-位 或者 16-位
p 数据 总线
xtal = 1mhz, c1 = 0.1
f, c3 = 10
F
c3, c4
= 30pf 至 100pf 取决于 在 xtal 选择
24
23
22
21
20
19
18
17
16
15
14
13
+5V
–
12v 至
–
15V
状态
输出
P
控制
输入
XTAL
C3
C4
V
DD
V
SS
D
0/8
D
1/9
D
2/10
D
3/11
HBEN
clk 输出
clk 在
BUSY
CS
RD
C2
图示 10. 基本 连接 图解
: 点此下载
