ad1376/ad1377
–5–rev. b
串行 数据 编码 是 complementary 二进制的 为 单极的 输入
范围 和 complementary 补偿 二进制的 为 双极 输入
范围. 串行 输出 是 用 位 (1m4sb 第一, lsb last) 在 nrz
(nonreturn-至-零) format. 串行 和 并行的 数据 输出
改变 状态 在 积极的-going 时钟 edges. 串行 数据 是 guaran-
teed 有效的 120 ns 之后 这 rising 时钟 edges, permitting 串行
数据 至 he clocked 直接地 在 一个 接到 寄存器 在 这
负的-going 时钟 edges 作 显示 在 图示 9. 那里 是 17
负的-going 时钟 edges 在 这 完全 16-位 转换
循环. 这 第一 负的 边缘 shifts 一个 invalid 位 在 这 regis-
ter, 这个 是 shifted 输出 在 这 last 负的-going 时钟 边缘.
所有 串行 数据 位 将 有 被 correctly transferred 和 是 在
这 接到 变换 寄存器 locations 显示 在 这 completion 的
这 转换 时期.
图示 9. 时钟 高 至 串行 输出 有效的
短的 循环 输入
一个 短的 循环 输入, 管脚 32, 准许 这 定时 循环 显示 在
图示 7 至 是 terminated 之后 任何 号码 的 desired 位 有
被 转变, permitting somewhat shorter 转换 时间
在 产品 不 需要 全部 16-位 决议. 当 10-位
决议 是 desired, 管脚 32 是 连接 至 位 11 输出
管脚 11. 这 转换 循环 然后 terminates 和 这 状态
标记 resets 之后 这 位 10 decision (定时 图解 的 图示 7).
短的 循环 连接 和 有关联的 8-, 10-, 12-, 13-, 14-
和 15-位 转换 时间 是 summarized 在 表格 i, 为 一个
1.6 mhz 时钟 (ad1377) 或者 933 khz (ad1376).
输入 范围调整
这 模数转换器 (模数转换器) 输入 应当 he scaled 作 关闭 至 这 maxi-
mum 输入 信号 范围 作 可能 在 顺序 至 utilize 这 maxi-
mum 信号 决议 的 这 一个/d 转换器. 连接 这 输入
信号 作 显示 在 表格 ii. 看 图示 10 为 电路 详细信息.
表格 ii. 输入 范围调整 连接
输入 连接 连接 连接
信号 输出 管脚 26 管脚 24 输入
线条 代号 至 管脚 至 信号 至
±
10 v COB 27 输入 24
信号
±
5 v COB 27 打开 25
±
2.5 v COB 27 管脚 27 25
0 v 至 +5 v CSB 22 管脚 27 25
0 v 至 +10 v CSB 22 打开 25
0 v 至 +20 v CSB 22 输入 24
信号
便条
管脚 27 是极其 敏感的 至噪音 和 应当 是 guarded 用 相似物 一般.
图示 10. 输入 范围调整 电路
表格 i. 短的 循环 连接
最大 最大
转换 转换 连接 短的
决议 Time–
s Time–
s 状态 标记 循环 管脚 32 至
位 (% fsr) (ad1377) (ad1378) 重置 管脚:
16 0.0015 10 17.1 t
16
nc (打开)
15 0.003 9.4 16.1 t
15
16
14 0.006 8.7 15.0 t
14
15
13 0.012 8.1 13.9 t
13
14
12 0.024 7.5 12.9 t
12
13
10 0.100 6.3 10.7 t
10
11
8 0.390 5.0 8.6 t
8
9
: 点此下载
