AD1855
–9–rev. b
CLATCH
CCLK
20 40 60 80 100 120 140 160 180
CDATA
>130ns
时间
–
ns
图示 7. spi 端口 持续的 cclk 模式
CLATCH
CCLK
CDATA
时间
–
ns
200 400 600 800 1000 1200 1400 1600 1800
图示 8. spi 端口 burst 模式
spi 端口 模式
这 spi 端口 能 是 使用 在 也 的 二 模式, burst 模式,
或者 持续的 cclk 模式, 作 描述 在下:
持续的 cclk 模式
在 这个 模式, 这 最大 cclk 频率 是 3 mhz. 这
cclk 能 run continuously 在 transactions. 请 便条
那 这 低-至-hi 转变 的 这 clatch 和 遵守 至
这 rising 边缘 的cclk 必须 是 在 least 130 ns, 作 显示 在
图示 7.
burst 模式
至 运作 和 spi cclk 发生率 向上 至 12.288 mhz, 这
spi 端口 能 是 运作 在 burst 模式. 这个 意思 那 当
clatch 是高, cclk 不能 是 hi, 作 显示 在 图示 8.
: 点此下载
