AD1855
–5–rev. b
管脚 函数 描述
管脚 输入/输出 管脚 名字 描述
1 I DGND 数字的 地面.
2 I MCLK 主控 时钟 输入. 连接 至 一个 外部 时钟 源 在 也 128, 256,
384 或者 512 f
S
, 为基础 在 样本 比率 和 时钟 doubler 模式.
3 I CLATCH 获得 输入 为 控制 数据. 这个 输入 是 rising-边缘 敏感的.
4 I CCLK 控制 时钟 输入 为 控制 数据. 控制 输入 数据 必须 是 有效的 在 这
rising 边缘 的 cclk. cclk 将 是 持续的 或者 gated.
5 I CDATA 串行 控制 输入, msb 第一, containing 16 位 的 unsigned 数据 每
频道. 使用 为 specifying 频道 明确的 attenuation 和 沉默的.
6 I 384/
256
选择 这 主控 时钟 模式 作 也 384 时间 这 将 样本 fre-
quency (hi) 或者 256 时间 这 将 样本 频率 (lo). 这 状态 的
这个 输入 应当 是 hardwired 至 逻辑 hi 或者 逻辑 lo, 或者 将 是 changed
当 这 ad1855 是 在 电源-向下/重置. 它 必须 不 是 changed 当 这
ad1855 是 运算的.
7 I X2MCLK 选择 内部的 时钟 doubler (lo) 或者 内部的 时钟 = mclk (hi).
8 O ZEROR 正确的 频道 零 标记 输出. 这个 管脚 变得 hi 当 正确的 频道 有
非 信号 输入 为 更多 比 1024 lr 时钟 循环.
9 I DEEMP de-emphasis. 数字的 de-emphasis 是 使能 当 这个 输入 信号 是 hi.
这个 是 使用 至 impose 一个 50
µ
s/15
µ
s 回馈 典型的 在 这 输出
音频的 spectrum 在 一个 assumed 44.1 khz 样本 比率.
10 I 96/
48
选择 48 khz (lo) 或者 96 khz 样本 频率 控制.
11, 15 I AGND 相似物 地面.
12 O OUTR+ 正确的 频道 积极的 线条 水平的 相似物 输出.
13 O OUTR– 正确的 频道 负的 线条 水平的 相似物 输出.
14 O FILTR 电压 涉及 过滤 电容 连接. 绕过 和 分离 这
电压 涉及 和 并行的 10
µ
f 和 0.1
µ
f 电容 至 这 agnd.
16 O OUTL– left 频道 负的 线条 水平的 相似物 输出.
17 O OUTL+ left 频道 积极的 线条 水平的 相似物 输出.
18 I AVDD 相似物 电源 供应. 连接 至 相似物 +5 v 供应.
19 O FILTB 过滤 电容 连接, 连接 10
µ
f 电容 至 agnd.
20 I IDPM1 输入 串行 数据 端口 模式 控制 一个. 和 idpm0, 定义 一个 的 四
串行 模式.
21 I IDPM0 输入 串行 数据 端口 模式 控制 零. 和 idpm1, 定义 一个 的 四
串行 模式.
22 O ZEROL left 频道 零 标记 输出. 这个 管脚 变得 hi 当 left 频道 有 非
信号 输入 为 更多 比 1024 lr 时钟 循环.
23 I 沉默的 沉默的. assert hi 至 沉默的 两个都 立体的 相似物 输出. deassert lo 为 也不-
mal 运作.
24 I
pd/rst 电源-向下/重置
. 这 ad1855 是 放置 在 一个 低 电源 消耗量
模式 当 这个 管脚 是 使保持 lo. 这 ad1855 是 重置 在 这 rising 边缘 的
这个 信号. 这 串行 控制 端口 寄存器 是 重置 至 这 default 值.
连接 hi 为 正常的 运作. 一个 重置 应当 总是 是 执行 在
电源-在.
25 I l/
R
CLK left/
正确的
时钟 输入 为 输入 数据. 必须 run continuously.
26 I BCLK 位 时钟 输入 为 输入 数据. 需要 不 run continuously; 将 是 gated 或者
使用 在 一个 burst fashion.
27 I SDATA 串行 输入, msb 第一, containing 二 途径 的 16, 18, 20, 和 24 位 的
twos complement 数据 每 频道.
28 I DVDD 数字的 电源 供应 连接 至 数字的 +5 v 供应.
: 点此下载
