AD1859
rev. 一个
–9–
图示 3 显示 这 i
2
s-justified 模式. l
R
clk 是 lo 为 这 left
频道, 和 hi 为 这 正确的 频道. 数据 是 有效的 在 这 rising
边缘 的 bclk. 这 msb 是 left-justified 至 一个 l
R
clk 转变
但是 和 一个 单独的 bclk 时期 延迟. 这 i
2
s-justified 模式
能 是 使用 在 也 这 16-位 或者 这 18-位 输入 模式.
图示 4 显示 这 left-justified 模式. l
R
clk 是 hi 为 这
left 频道, 和 lo 为 这 正确的 频道. 数据 是 有效的 在 这
rising 边缘 的 bclk. 这 msb 是 left-justified 至 一个 l
R
CLK
转变, 和 非 msb 延迟. 这 left-justified 模式 能 是
使用 在 也 这 16-位 或者 这 18-位 输入 模式.
图示 5 显示 这 left-justified dsp 串行 端口 样式 模式.
L
R
clk 必须 脉冲波 hi 为 在 least 一个 位 时钟 时期 在之前
这 msb 的 这 left 频道 是 有效的, 和 l
R
clk 必须 脉冲波 hi
又一次 为 在 least 一个 位 时钟 时期 在之前 这 msb 的 这
正确的 频道 是 有效的. 数据 是 有效的 在 这 下落 边缘 的
bclk. 这 left-justified dsp 串行 端口 样式 模式 能 是
使用 在 也 这 16-位 或者 这 18-位 输入 模式. 便条 那 在
这个 模式, 它 是 这 责任 的 这 dsp 至 确保 那 这
left 数据 是 transmitted 和 这 第一 l
R
clk 脉冲波, 和 那 这
正确的 数据 是 transmitted 和 这 第二 l
R
clk 脉冲波, 和
那 synchronism 是 maintained 从 那 要点 向前.
便条 那 在 16-位 输入 模式, 这 ad1859 是 有能力 的 一个 32
×
F
S
bclk 频率 “packed mode” 在哪里 这 msb 是 left-
justified 至 一个 l
R
clk 转变, 和 这 lsb 是 正确的-justified
至 一个 l
R
clk 转变. l
R
clk 是 hi 为 这 left 频道,
和 lo 为 这 正确的 频道. 数据 是 有效的 在 这 rising 边缘 的
bclk. packed 模式 能 是 使用 当 这 ad1859 是 pro-
grammed 在 也 正确的-justified 或者 left-justified 模式. packed
模式 是 显示 在 图示 6.
串行 控制 端口
这 ad1859 串行 控制 端口 是 spi 兼容. spi
(串行 附带的 接口) 是 一个 串行 端口 协议 popularized
用 motorola’s 家族 的 microcomputer 和 微控制器
产品. 这 写-仅有的 串行 控制 端口 给 这 用户 交流-
cess 至 频道 明确的 沉默的 和 attenuation. 这 ad1859
串行 控制 端口 组成 的 三 信号, 控制 时钟 cclk
(管脚 19), control 数据 cdata (管脚 20), 和 控制 获得
clatch (管脚 21). 这 控制 数据 输入 (cdata) 必须 是
有效的 在 这 控制 时钟 (cclk) rising 边缘, 和 这 控制
时钟 (cclk) 必须 仅有的 制造 一个 lo 至 hi 转变 当
那里 是 有效的 数据. 这 控制 获得 (clatch) 必须 制造 一个
lo 至 hi 转变 之后 这 lsb 有 被 clocked 在 这
ad1859, 当 这 控制 时钟 (cclk) 是 inactive. 这 tim-
ing relation 在 这些 信号 是 显示 在 图示 7.
msb-1 msb-2 LSB+2 LSB+1 LSB
MSB msb-1 msb-2 LSB
LSB+2 LSB+1
left 频道
正确的 频道
MSB
MSB
BCLK
输入
SDATA
输入
LRCLK
输入
图示 3. I
2
s-justified 模式
msb-1 msb-2 LSB+2 LSB+1 LSB MSB msb-1 msb-2 LSBLSB+2 LSB+1
left 频道
正确的 频道
MSB msb-1msb
BCLK
输入
SDATA
输入
LRCLK
输入
图示 4. left-justified 模式
BCLK
输入
SDATA
输入
MSB msb-1
LSB+2 LSB+1 LSB
MSB msb-1 LSBLSB+2 LSB+1
left 频道
正确的 频道
MSB msb-1
LRCLK
输入
图示 5. left-justified dsp 串行 端口 样式 模式
BCLK
输入
SDATA
输入
msb-1 msb-2
LSB+2 LSB+1 LSB MSB msb-1 msb-2 LSBLSB+2 LSB+1 MSB msb-1
LSB
left 频道
正确的 频道
MSB
LRCLK
输入
图示 6. 32
×
F
S
packed 模式
: 点此下载
