AD28msp01
rev. 一个
–2–
CS
t
CONV
t
波特
t
位
M
CLK
重置
相似物
sigma-delta
MODULATOR
数字的
DECIMATION
过滤
数字的
反对-aliasing
低-通过 过滤
数字的
高-通过
过滤
RESAMPLING
INTERPOLATION
过滤
串行
端口
1
1.728 mhz
16
28.8/32.0/38.4 khz
16
7.2/8.0/9.6 khz
16
7.2/8.0/9.6 khz
SDI
SDIFS
SDO
SDOFS
SCLK
V
在
电压
涉及
相似物
SMOOTHING
过滤
数字的
sigma-delta
MODULATOR
数字的
INTERPOLATION
过滤
数字的
反对-imaging
低-通过
过滤
1
1.728 mhz
16
1.728 mhz
16
28.8/32.0/38.4 khz
16
7.2/8.0/9.6 khz
V
OUT+
V
OUT–
V
FB
输出
diff.
放大
TSYNC
r
CONV
r
波特
r
位
时钟 一代
控制
寄存器
内部的 时钟
控制 电路系统
和
SEQUENCER
500k
Ω
16-位 sigma-delta 模数转换器
16-位 sigma-delta dac
输入
放大
图示 1. ad28msp01 块 图解
管脚 描述
名字 类型 描述
相似物 接口
V
在
I 相似物 输入 至 这 反相的 终端 的 这
输入 放大器.
V
FB
O 反馈 终端 的 这 输入 放大器.
V
OUTP
O 相似物 输出 从 这 同相 终端
的 这 输出 差别的 放大器.
V
OUTN
O 相似物 输出 从 反相的 终端 的 这
输出 差别的 放大器.
串行 接口
SCLK o/z 串行 时钟 使用 为 clocking 数据 或者 控制
位 至/从 这 串行 端口 (sport). 这
频率 的 这个 时钟 是 1.7280 mhz. 这个
管脚 是 3-陈述 当 这 cs 是 低.
SDI I 串行 数据 输入 的 这 sport. 两个都 数据
和 控制 信息 是 输入 在 这个 管脚.
这个 管脚 是 ignored 当 cs 是 低.
SDO o/z 串行 数据 输出 的 这 sport. 两个都 数据
和 控制 信息 是 输出 在 这个
管脚. 这个 管脚 是 3-陈述 当 cs 是 低.
SDIFS I framing 同步 信号 为 串行 数据
transfers 至 这 ad28msp01 (通过 这 sdi
管脚). 这个 管脚 是 ignored 当 cs 是 低.
名字 类型 描述
SDOFS o/z framing 同步 信号 为 串行 数据
transfers 从 这 ad28msp01 (通过 这 sdo
管脚). 这个 管脚 是 3-陈述 当 cs 是 低.
时钟 一代
TSYNC I transmit 同步 时钟. 这个 信号 是
使用 至 同步 这 transmit clocks 和
这 转换器 clocks 至 一个 外部 终端/
位-比率 时钟. 它 是 使用 在 这 v.32 tsync
和 异步的 tsync 模式 和 是
ignored 在 其它 运行 模式. 这
频率 的 这 外部 时钟 必须 是
编写程序 在 控制 寄存器 0. 这个 管脚
必须 是 系 高 或者 低 如果 它 是 不 正在
使用.
TBIT O transmit 位 比率 时钟. 这个 是 一个 输出
时钟 谁的 频率 是 可编程序的 通过
控制 寄存器 3. 它 是 同步 和
这 tconv 时钟.
TBAUD O transmit 波特 比率 时钟. 这个 是 一个 输出
时钟 谁的 频率 是 可编程序的 通过
控制 寄存器 3. 它 是 同步 和
这 tconv 时钟.
: 点此下载
