AD28msp01
rev. 一个
–4–
这 输出 的 这 模数转换器 是 transferred 至 这 ad28msp01’s se-
rial 端口 (sport) 为 传递 至 这 host dsp 处理器.
d/一个 转换
这 d/一个 转换 电路系统 的 这 ad28msp01 组成 的 一个
sigma-delta 数字的-至-相似物 转换器 (dac) 和 一个 差别的
输出 放大器.
DAC
这 dac 组成 的 一个 反对-imaging 低-通过 过滤, 一个 interpo-
lation 过滤, 一个 数字的 sigma-delta modulator, 和 一个 相似物
smoothing 过滤. 这些 过滤 有 这 一样 特性 作
这 模数转换器’s 反对-aliasing 过滤 和 decimation 过滤.
这 dac receives 16-位 样本 从 这 host dsp 处理器
通过 ad28msp01’s sport. 如果 这 host 处理器 失败 至 写 一个
新 值 至 这 串行 端口, 这 存在 (previous) 数据 是 读
又一次. 这数据 stream 是 filtered 第一 用 这 dac’s反对-
imaging 低-通过 过滤 和 然后 用 这 interpolation 过滤. 这
输出 的 这 interpolation 过滤 是 喂养 至 这 dac’s 数字的
sigma-delta modulator, 这个 converts 这 16-位 数据 至 1-位
样本. 这 输出 的 这 sigma-delta modulator 是 喂养 至 这
ad28msp01’s 相似物 smoothing 过滤 在哪里 它 是 转变 在
一个 低-通过 filtered, 相似物 电压.
反对-lmaging 低-通过 过滤
这 反对-imaging 低-通过 过滤 过滤 这 7.2 khz, 8.0 khz, 或者
9.6 khz 数据 stream 表格 这 sports, 和 raises 这 抽样
比率 至 28.8 khz, 32.0 khz, 或者 38.4 khz.
这 反对-imaging 低-通过 过滤 能 是 绕过 用 设置 这
适合的 位 在 控制 寄存器 1. 这个 结果 在 一个 增益
改变. 如果 这 过滤 是 绕过, 这 信号 必须 是 scaled 用 这
following multipliers 至 达到 正常的 水平: 2.046 为 9.6khz,
0.987 为 8.0 khz, 和 0.647 为 7.2 khz.
当 这 过滤 是 绕过, 这 host dsp 必须 是 能 至 trans-
mit 数据 在 这 28.8/32.0/38.4 khz 比率. 在 这个 情况, re-
抽样 interpolation 应当 是 无能 因为 的
insufficient 带宽 至 transmit 两个都 模数转换器 和 resampled
数据 至 这 sport.
interpolation 过滤
这 interpolation 过滤 包含 是 一个 sinc
4
数字的 过滤 这个
raises 这 抽样 比率 至 1.7280 mhz 用 interpolating 是-
tween 这 样本. 这些 16-位 样本 是 然后 processed 用
这 数字的 sigma-delta modulator 这个 噪音-shapes 这 数据
stream 和 减少 这 样本 宽度 至 一个 单独的 位 stream.
相似物 smoothing 过滤
这 ad28msp01’s 相似物 smoothing 过滤 组成 的 一个 2nd-
顺序sallen-关键 持续的-时间 过滤 和 一个 3rd-顺序 切换
电容 过滤. 这 sallen-关键 过滤 有 一个 3 db 要点 在
大概 80 khz.
这 相似物 smoothing 过滤 converts 这 1.7280 mhz 位
stream 输出 的 这 sigma-delta modulator 在 一个 低-通过
filtered, 差别的 相似物 信号.
差别的 输出 放大器
这 差别的 输出 放大器 生产 这 ad28msp01’s
相似物 输出 (v
OUTP
, v
OUTN
). 它 能 驱动 负载 的 2 k
Ω
或者
更好 和 有 一个 最大 差别的 输出 电压 摆动 的
6.312 v 顶峰-至-顶峰. 这 输出 信号 是 直流 片面的 至 这
ad28msp01’s 在-碎片 电压 涉及 (2.5 v 名义上的) 和
能 是 交流 结合 直接地 至 一个 加载 或者 直流 结合 至 一个 外部
放大器. 谈及 至 “analog output” 在 这 “design 考虑-
ations” 部分 的 这个 数据 薄板 为 更多 信息.
这 v
OUTP
和 v
OUTN
输出 必须 是 使用 作 差别的 输出-
puts; 做 不 使用 也 作 一个 单独的-结束 输出.
串行 端口
这 ad28msp01 包含 一个 全部-duplex 同步的 串行 端口
(sport) 使用 至 communicate 和 一个 host 处理器. 这
sport 是 使用 至 读 和 写 所有 数据 和 控制 寄存器
在 这 ad28msp01. 这 sport transfers 16-位 words, msb
第一, 在 一个 串行 时钟 比率 的 1.7280 mhz.
当 这 ad28msp01 exits 重置, 两个都 这 相似物 电路系统 和
这 数字的 电路系统 是 powered 向下. 这 串行 端口 将 不
transmit 数据 至 这 host 直到 这 host sets 这 数字的 电源-
向下 位 (pwdd) 至 1 在 控制 寄存器 1. 所有 控制 regis-
ters 应当 是 initialized 在之前 这个 位 是 设置.
这 sport 是 配置 为 一个 externally 发生 receive
框架 同步 (sdifs), 一个 内部 发生 串行 时钟
(sclk), 和 一个 内部 发生 transmit 框架 同步
(sdofs). 这 host 处理器 应当 是 配置 为 一个 ex-
ternal 串行 时钟 和 receive 框架 同步 和 一个 内部的 trans-
mit 框架 同步.
dsp 处理器 接口
这 一个d28msp01-至-host 处理器 接口 是 sh自己的 在
图示 2.
SDO
SDOFS
SCLK
CS
SDI
SDIFS
串行 数据 receive
receive 框架 同步
串行 时钟
标记
串行 数据 transmit
transmit 框架 同步
dsp 处理器
AD28msp01
图示 2. ad28msp01-至-dsp 处理器 接口
这 ad28msp01’s 碎片 选择 (cs) 必须 是 使保持 高 至 使能
sport 运作. cs 能 是 使用 至 3-状态 这 sport 管脚
和 使不能运转 交流 和 这 host 处理器.
至 使用 这 adsp-2101 或者 adsp-2111 作 host dsp 处理器
为 这 ad28msp01, 谈及 至 图示 3.
便条 那 这 adsp-2101’s sport0 communicates 和 这
ad28msp01’s sport 当 这 adsp-2101’s 标记 输出
(fo) 是 使用 至 信号 这 ad28msp01’s cs 输入. sport1 在
这 adsp-2101 必须 是 配置 为 flags 和 中断 在
这个 系统.
SDO
SDOFS
SCLK
CS
SDI
SDIFS
DR0
RFS0
SCLK0
FO
DT0
TFS0
adsp-2101
AD28msp01
图示 3. ad28msp01-至-adsp-2101 接口
图示 4 显示 一个 adsp-2101 组装 language 程序 那
initializes 这 ad28msp01 和 实现 一个 数字的 loopback
通过 这 处理器.
: 点此下载
