首页 | 最新需求 | 最新现货 | IC库存 | 供应商 | IC英文资料库 | IC中文资料库 | IC价格 | 电路图 | 应用资料 | 技术资料
 IC型号:
您现在的位置:首页 >  IC英文资料库 进入手机版 
 
资料编号:122254
 
资料名称:AD7225LR
 
文件大小: 339.19K
   
说明
 
介绍:
LC2MOS Quad 8-Bit DAC with Separate Reference Inputs
 
 


: 点此下载
  浏览型号AD7225LR的Datasheet PDF文件第2页
2
浏览型号AD7225LR的Datasheet PDF文件第3页
3
浏览型号AD7225LR的Datasheet PDF文件第4页
4
浏览型号AD7225LR的Datasheet PDF文件第5页
5

6
浏览型号AD7225LR的Datasheet PDF文件第7页
7
浏览型号AD7225LR的Datasheet PDF文件第8页
8
浏览型号AD7225LR的Datasheet PDF文件第9页
9
浏览型号AD7225LR的Datasheet PDF文件第10页
10
 
本平台电子爱好着纯手工中文简译:截至2020/5/17日,支持英文词汇500个
AD7225
rev. b
–6–
电路 信息
d/一个 部分
数字的-至-相似物 转换器. 各自 d/一个 转换器 有 一个 独立的
涉及 输入. 这 输出 电压 从 这 转换器 有
这 一样 极性 作 这 涉及 电压, 准许 单独的 sup-
ply 运作. 一个 novel dac 转变 一双 arrangement 在 这
ad7225 准许 一个 涉及 电压 范围 从 +2 v 至 +12.5 v
在 各自 涉及 输入.
各自 dac 组成 的 一个 高级地 稳固的, 薄的-影片, r-2r ladder
和 第八 高 速 nmos, 单独的-柱子, 翻倍-throw
switches. 这 simplified 电路 图解 为 频道 一个 是 显示
在 图示 7. 便条 那 agnd (管脚 6) 是 一般 至 所有 四
dacs.
图示 7. d/一个 simplified 电路 图解
这 输入 阻抗 在 任何 的 这 涉及 输入 是 代号 de-
pendent 和 能 相异 从 11 k
最小 至 infinity. 这
最低 输入 阻抗 在 任何 涉及 输入 occurs 当 那
dac 是 承载 和 这 数字的 代号 01010101. 因此, 它 是
重要的 那 这 涉及 presents 一个 低 输出 阻抗
下面 changing 加载 情况. 这 nodal 电容 在 这
从 15 pf 至 35 pf.
各自 v
输出
管脚 能 是 考虑 作 一个 digitally 可编程序的
电压 源 和 一个 输出 电压 的:
V
OUTX
= d
X
• v
REFX
在哪里 d
X
是 fractional 描述 的 这 数字的 输入 代号
和 能 相异 从 0 至 255/256.
这 输出 阻抗 是 那 的 这 输出 缓存区 放大器.
运算-放大 部分
各自 电压 模式 d/一个 转换器 输出 是 缓冲 用 一个 统一体
增益 同相 cmos 放大器. 这个 缓存区 放大器 是 ca-
pable 的 developing +10 v 横过 一个 2 k
加载 和 能 驱动 ca-
pacitive 负载 的 3300 pf.
这 ad7225 能 是 运作 单独的 或者 双 供应; 运行
和 双 供应 结果 在 增强 效能 在 一些 pa-
在 单独的 供应 运作 (v
SS
= 0 v = agnd) 这 下沉 capa-
bility 的 这 放大器, 这个 是 正常情况下 400
µ
一个, 是 减少 作
这 输出 电压 nears agnd. 这 全部 下沉 能力 的
400
µ
一个 是 maintained 在 这 全部 输出 电压 范围 用 tying
V
SS
至 –5 v. 这个 是 表明 在 图示 8.
安排好-时间 为 负的-going 输出 信号 approaching
agnd 是 similarly 影响 用 v
SS
. 负的-going 安排好-时间
为 单独的 供应 运作 是 变长 比 为 双 供应 opera-
tion. 积极的-going 安排好-时间 是 不 影响 用 v
SS
.
图示 8. 变化 的 i
下沉
和 v
输出
additionally, 这 负的 v
SS
给 更多 头上空间 至 这 输出-
放 放大器 这个 结果 在 更好的 零 代号 效能 和
改进 回转 比率 在 这 输出, 比 能 是 得到 在 这
单独的 供应 模式.
数字的 部分
这 ad7225 数字的 输入 是 兼容 和 也 ttl 或者
5 v cmos 水平. 所有 逻辑 输入 是 静态的 保护 mos
门 和 典型 输入 电流 的 较少 比 1 na. 内部的 在-
放 保护 是 达到 用 一个 在-碎片 distributed 二极管 是-
tween dgnd 和 各自 mos 门. 至 降低 电源 供应
电流, 它 是 推荐 那 这 数字的 输入 电压 是
驱动 作 关闭 至 这 供应 围栏 (v
DD
和 dgnd) 作 practi-
cally 可能.
接口 逻辑 信息
这 ad7225 包含 二 寄存器 每 dac, 一个 输入 寄存器
和 一个 dac 寄存器. 地址 线条 a0 和 a1 选择 这个 输入
寄存器 将 接受 数据 从 这 输入 端口. 当 这
WR
sig-
nal 是 低, 这 输入 latches 的 这 选择 dac 是 transpar-
ent. 这 数据 是 latched 在 这 addressed 输入 寄存器 在 这
rising 边缘 的
WR
. 表格 i 显示 这 寻址 为 这 输入
表格 i. ad7225 寻址
A1 A0 选择 输入 寄存器
L L dac 一个 输入 寄存器
L H dac b 输入 寄存器
H L dac c 输入 寄存器
H H dac d 输入 寄存器
资料评论区:
点击回复标题作者最后回复时间

标 题:
内 容:
用户名:
手机号:    (*未登录用户需填写手机号,手机号不公开,可用于网站积分.)
      
关于我们 | 联系我们
电    话13410210660             QQ : 84325569   点击这里与集成电路资料查询网联系
联系方式: E-mail:CaiZH01@163.com