AD7225
rev. b
–7–
仅有的 这 数据 使保持 在 这 dac 寄存器 确定 这 相似物
输出 的 这 转换器. 这
LDAC
信号 是 一般 至 所有 四
dacs 和 控制 这 转移 的 信息 从 这 输入
寄存器 至 这 dac 寄存器. 数据 是 latched 在 所有 四 dac
寄存器 同时发生地 在 这 rising 边缘 的
LDAC
. 这
LDAC
信号 是 水平的 triggered 和 因此 这 dac 寄存器
将 是 制造 transparent 用 tying
LDAC
低 (在 这个 情况 这
输出 的 这 转换器 将 respond 至 这 数据 使保持 在 它们的
各自的 输入 latches).
LDAC
是 一个 异步的 信号 和
是 独立 的
WR
. 这个 是 有用的 在 许多 产品.
不管怎样, 在 系统 在哪里 这 异步的
LDAC
能 出现
在 一个 写 循环 (或者 恶行 对抗) 小心 必须 是 带去 至 确保
那 incorrect 数据 是 不 latched 通过 至 这 输出. 在 其它
words, 如果
LDAC
是 使活动 较早的 至 这 rising 边缘 的
WR
(或者
WR
occurs 在
LDAC
), 然后
LDAC
必须 停留 低 为 t
6
或者 变长 之后
WR
变得 高 至 确保 准确无误的 数据 是 latched
通过 至 这 输出. 表格 ii 显示 这 真实 表格 为 ad7225
运作.图示 9 显示 这 输入 控制 逻辑 为 这 部分
和 这 写 循环 定时 图解 是 给 在 图示 10.
表格 ii. ad7225 真实 表格
WR LDAC
函数
H H 非 运作. 设备 不 选择
L H 输入 寄存器 的 选择 dac transparent
g
H 输入 寄存器 的 选择 dac latched
H L 所有 四 dac 寄存器 transparent
(i.e. 输出 respond 至 数据 使保持 在 各自的
输入 寄存器)
输入 寄存器 是 latched
H
g
所有 四 dac 寄存器 latched
L L dac 寄存器 和 选择 输入 寄存器
transparent 输出 跟随 输入 数据 为
选择 频道.
图示 9. 输入 控制 逻辑
图示 10. 写 循环 定时 图解
地面 管理 和 布局
自从 这 ad7225 包含 四 涉及 输入 这个 能 是
驱动 从 交流 来源 (看 交流 涉及 信号 秒-
tion) 细致的 布局 和 grounding 是 重要的 至 降低
相似物 串扰 在 这 四 途径. 这 动态 每-
formance 的 这 四 dacs 取决于 在之上 这 最佳的 选择
的 板 布局. 图示 11 显示 这 relationship 在 输入
图示 11. 频道-至-频道 分开
图示 12. 建议的 pcb 布局 为 ad7225.
布局 显示 组件 一侧 (顶 视图)
频率 和 频道-至-频道 分开. 图示 12 显示 一个
打印 电路 板 布局 这个 是 aimed 在 降低
串扰 和 feedthrough. 这 四 输入 信号 是 screened
用 agnd. v
REF
是 限制 至 在 2 v 和 3.24 v 至
避免 回转 比率 限制的 影响 从 这 输出 放大器 在
度量.
: 点此下载
