ad7237a/ad7247a
rev. 0
–4–
ad7237a 管脚 函数 描述 (插件 管脚 号码)
管脚 Mnemonic 描述
1 ref ina 电压 涉及 输入 为 dac 一个. 这 涉及 电压 为 dac 一个 是 应用 至 这个 管脚. 它 是 内部
缓冲 在之前 正在 应用 至 这 dac. 这 名义上的 涉及 电压 为 准确无误的 运作 的 这
ad7237a 是 5 v.
2 ref 输出 电压 涉及 输出. 这 内部的 5 v 相似物 涉及 是 提供 在 这个 管脚. 至 运作 这 部分 和
内部的 涉及, ref 输出 应当 是 连接 至 ref ina, ref inb.
3 ref inb 电压 涉及 输入 为 dac b. 这 涉及 电压 为 dac b 是 应用 至 这个 管脚. 它 是 内部
缓冲 在之前 正在 应用 至 这 dac. 这 名义上的 涉及 电压 为 准确无误的 运作 的 这
ad7237a 是 5 v.
4R
OFSB
输出 补偿 电阻 为 dac b. 这个 输入 configures 这 输出 范围 为 dac b. 它 是 连接 至
V
OUTB
为 这 +5 v 范围, 至 agnd 为 这 +10 v 范围 和 至 ref inb 为 这
±
5 v 范围.
5V
OUTB
相似物 输出 电压 从 dac b. 这个 是 这 缓存区 放大器 输出 电压. 三 不同的 输出
电压 范围 能 是 选择: 0 v 至 +5 v, 0 v 至 +10 v 和
±
5 v. 这 放大器 是 有能力 的 developing
+10 v 横过 一个 2 k
Ω
电阻 至 地.
6 AGND 相似物 地面. 地面 涉及 为 dacs, 涉及 和 输出 缓存区 放大器.
7 DB7 数据 位 7.
8-10 db6-db4 数据 位 6 至 数据 位 4.
11 DB3 数据 位 3/数据 位 11 (msb).
12 DGND 数字的 地面. 地面 涉及 为 数字的 电路系统.
13 DB2 数据 位 2/数据 位 10.
14 DB1 数据 位 1/数据 位 9.
15 DB0 数据 位 0 (lsb)/数据 位 8.
16 A0 地址 输入. least 重大的 地址 输入 为 输入 latches. a0 和 a1 选择 这个 的 这 四 输入
latches 数据 是 写 至 (看 表格 ii).
17 A1 地址 输入. 大多数 重大的 地址 输入 为 输入 latches.
18
CS
碎片 选择. 起作用的 低 逻辑 输入. 这 设备 是 选择 当 这个 输入 是 起作用的.
19
WR
写 输入.
WR
是 一个 起作用的 低 逻辑 输入 这个 是 使用 在 conjunction 和
CS
, a0 和 a1 至 写 数据
至 这 输入 latches.
20
LDAC
加载 dac. 逻辑 输入. 一个 新 文字 是 承载 在 这 dac latches 从 这 各自的 输入 latches 在 这
下落 边缘 的 这个 信号.
21 V
DD
积极的 供应 (+12 v 至 +15 v).
22 V
OUTA
相似物 输出 电压 从 dac 一个. 这个 是 这 缓存区 放大器 输出 电压. 三 不同的 输出
电压 范围 能 是 选择: 0 v 至 +5 v, 0 v 至 +10 v 和
±
5 v. 这 放大器 是 有能力 的 developing
+10 v 横过 一个 2 k
Ω
电阻 至 地.
23 V
SS
负的 供应 (0 v 或者 –12 v 至 –15 v).
24 R
OFSA
输出 补偿 电阻 为 dac 一个. 这个 输入 configures 这 输出 范围 为 dac 一个. 它 是 连接 至
V
OUTA
为 这 +5 v 范围, 至 agnd 为 这 +10 v 范围 和 至 ref ina 为 这
±
5 v 范围.
: 点此下载
