ad7245a/ad7248a
rev. 一个
–9–
这 数据 使保持 在 这 dac 获得 确定 这 相似物 输出 的
这 转换器. 数据 是 latched 在 这 dac 获得 在 这 rising
边缘 的
LDAC
. 这个
LDAC
信号 是 一个 异步的 信号
和 是 独立 的
WR
. 这个 是 有用的 在 许多 产品.
不管怎样, 在 系统 在哪里 这 异步的
LDAC
能 出现
在 一个 写 循环 (或者 恶行 对抗) 小心 必须 是 带去 至 确保
那 incorrect 数据 是 不 latched 通过 至 这 输出. 为 ex-
ample, 如果
LDAC
变得 低 当
WR
是 “low”, 然后 这
LDAC
信号 必须 停留 低 为 t
7
或者 变长 之后
WR
变得
高 至 确保 准确无误的 数据 是 latched 通过 至 这 输出.
表格 i. ad7245a 真实 表格
CLR LDAC WR CS
函数
H L L L 两个都 latches 是 transparent
H H H X 两个都 latches 是 latched
H H X H 两个都 latches 是 latched
H H L L 输入 latches transparent
HH
g
L 输入 latches latched
H L H H dac latches transparent
H
g
H H dac latches latched
L X X X dac latches 承载 和 所有 0s
g
H H H dac latches latched 和 所有
0s 和 输出 仍然是 在
0 v 或者 –5 v
g
L L L 两个都 latches 是 transparent
和 输出 跟随 输入 数据
h = 高 状态 l = 低 状态 x = don’t 小心
这 内容 的 这 dac 获得 是 重置 至 所有 0s 用 一个 低 水平的
在 这
CLR
线条. 和 两个都 latches transparent, 这
CLR
线条
功能 像 一个 零 override 和 这 输出 brought 至 0 v 在
这 单极的 模式 和 –5 v 在 这 双极 模式 为 这 dura-
tion 的 这
CLR
脉冲波. 如果 两个都 latches 是 latched, 一个 “low”
脉冲波 在 这
CLR
输入 latches 所有 0s 在 这 dac 获得 和
这 输出 仍然是 在 0 v (或者 –5 v) 之后 这
CLR
线条 有 re-
转变 “high.” 这
CLR
线条 能 是 使用 至 确保 powerup
至 0 v 在 这 ad7245a 输出 在 单极的 运作 和 是 也
有用的, 当 使用 作 一个 零 override, 在 系统 校准
循环.
图示 4 显示 这 输入 控制 逻辑 为 这 ad7245a 和 这
写 循环 定时 为 这 部分 是 显示 在 图示 5.
图示 4. ad7245a 输入 控制 逻辑
图示 5. ad7245a 写 循环 定时 图解
接口 逻辑 information—ad7248a
这 输入 加载 结构 在 这 ad7248a 是 配置 为
接合 至 微处理器 和 一个 8-位 宽 数据 总线. 这
部分 包含 二 12-位 latches—an 输入 获得 和 一个 dac
获得. 仅有的 这 数据 使保持 在 这 dac 获得 确定 这 ana-
log 输出 从 这 转换器. 这 真实 表格 为 ad7248a
运作 是 显示 在 表格 ii, 当 这 输入 控制 逻辑 dia-
gram 是 显示 在 图示 6.
图示 6. ad7248a 输入 控制 逻辑
CSMSB
,
CSLSB
和
WR
控制 这 加载 的 数据 从 这
外部 数据 总线 至 这 输入 获得. 这 第八 数据 输入 在
这 ad7248a 接受 正确的 justified 数据. 这个 数据 是 承载 至
这 输入 获得 在 二 独立的 写 行动.
CSLSB
和
WR
控制 这 加载 的 这 更小的 8-位 在 这 12-位 宽
获得. 这 加载 的 这 upper 4-位 nibble 是 控制 用
CSMSB
和
WR
. 所有 控制 输入 是 水平的 triggered, 和 在-
放 数据 为 也 这 更小的 字节 或者 upper 4-位 nibble 是 latched
在 这 输入 latches 在 这 rising 边缘 的
WR
(或者 也
CSMSB
或者
CSLSB
). 这 顺序 在 这个 这 数据 是 承载 至
这 输入 获得 (i.e., 更小的 字节 或者 upper 4-位 nibble 第一) 是 不
重要的.
这
LDAC
输入 控制 这 转移 的 12-位 数据 从 这
输入 获得 至 这 dac 获得. 这个
LDAC
信号 是 也 水平的
triggered, 和 数据 是 latched 在 这 dac 获得 在 这 rising
边缘 的
LDAC
. 这
LDAC
输入 是 异步的 和 indepen-
dent 的
WR
. 这个 是 有用的 在 许多 产品 特别 在
: 点此下载
