rev. 0
ADE7756
–7–
管脚 函数 描述
管脚 非. Mnemonic 描述
1
重置
重置 管脚 为 这 ade7756. 一个 逻辑 低 在 这个 管脚 将 支撑 这 adcs 和 数字的 电路系统 (包含
这 串行 接口) 在 一个 重置 情况.
2DV
DD
数字的 电源 供应. 这个 管脚 提供 这 供应 电压 为 这 数字的 电路系统 在 这 ade7756.
这 供应 电压 应当 是 maintained 在 5 v
±
5% 为 指定 运作. 这个 管脚 应当 是
decoupled 至 dgnd 和 一个 10
µ
f 电容 在 并行的 和 一个 陶瓷的 100 nf 电容.
3AV
DD
相似物 电源 供应. 这个 管脚 提供 这 供应 电压 为 这 相似物 电路系统 在 这 ade7756.
这 供应 应当 是 maintained 在 5 v
±
5% 为 指定 运作. 每 努力 应当 是 制造 至
降低 电源 供应 波纹 和 噪音 在 这个 管脚 用 这 使用 的 恰当的 解耦. 这 典型 每-
formance graphs 在 这个 数据 薄板 显示 这 电源 供应 拒绝 效能. 这个 管脚 应当 是
decoupled 至 agnd 和 一个 10
µ
f 电容 在 并行的 和 一个 陶瓷的 100 nf 电容.
4, 5 v1p, v1n 相似物 输入 为 频道 1. 这个 频道 是 将 为 使用 和 这 电流 transducer. 这些
输入是 全部地 差别的 电压 输入 和 最大 differential 输入 信号 水平 的
±
1 v,
±
0.5 v
和
±
0.25 v, 取决于 在 这 全部-规模 选择. 看 相似物 输入 section. 频道 1 也 有 一个
pga 和 增益 selections 的 1, 2, 4, 8, 或者 16. 这 最大 信号 水平的 在 这些 管脚 和 遵守 至
agnd 是
±
1 v. 两个都 输入 有 内部的 静电释放 保护 电路系统 和 在 增加 一个 超（电）压 的
±
6 v 能 是 sustained 在 这些 输入 没有 风险 的 永久的 损坏.
6, 7 v2n, v2p 相似物 输入 为 频道 2. 这个 频道 是 将 为 使用 和 这 电压 transducer. 这些
输入 是 全部地 差别的 电压 输入 和 一个 最大 差别的 信号 水平的 的
±
1 v. 频道 2
也 有 一个 pga 和 增益 selections 的 1, 2, 4, 8, 或者 16. 这 最大 信号 水平的 在 这些 管脚 和
遵守 至 agnd 是
±
1 v. 两个都 输入 有 内部的 静电释放 保护 电路系统, 和 一个 超（电）压 的
±
6 v 能 是 sustained 在 这些 输入 没有 风险 的 永久的 损坏.
8 AGND 这个 管脚 提供 这 地面 涉及 为 这 相似物 电路系统 在 这 ade7756, i.e., adcs 和 谈及-
ence. 这个 管脚 应当 是 系 至 这 一个alog 地面 平面 或者 这 quietest 地面 reference 在 这 系统.
这个 安静 地面 涉及 应当 是 使用 为 所有 相似物 电路系统, e.g., 消除走样 过滤, 电流
和 电压 transducers, 等 在 顺序 至 保持 地面 噪音 周围 这 ade7756 至 一个 最小, 这
安静 地面 平面 应当 仅有的 是 连接 至 这 数字的 地面 平面 在 一个 要点. 它 是 可接受的
至 放置 这 全部 设备 在 这 相似物 地面 plane—see 产品 信息 部分.
9 REF
在/输出
这个 管脚 提供 进入 至 这 在-碎片 电压 涉及. 这 在-碎片 涉及 有 一个 名义上的 值
的 2.4 v
±
8% 和 一个 典型 温度 系数 的 20 ppm/
°
c. 一个 外部 涉及 源 将
也 是 连接 在 这个管脚. 在 也 情况 这个 管脚 应当 是 decoupled 至agnd 和 一个 1
µ
F
陶瓷的 电容.
10 DGND 这个 提供 这 地面 涉及 为 这 数字的 电路系统 在 这 ade7756, i.e., 乘法器, 过滤, 和
数字的-至-频率 转换器. 因为 这 数字的 返回 电流 在 这 ade7756 是 小, 它 是
可接受的 至 连接 这个 管脚 至 这 相似物 地面 平面 的 这 system—see 产品 信息
部分. 不管怎样, 高 总线 电容 在 这 dout 管脚 将 结果 在 嘈杂的 数字的 电流 这个
可以 影响 效能.
11 CF 校准 频率 逻辑 输出. 这 cf 逻辑 输出 给 起作用的 电源 信息. 这个 输出-
放 是 将 至 是 使用 为 运算的 和 校准 目的. 这 全部-规模 输出 频率
能 是 调整 用 writing 至 这 cfdiv register—see 活力 至 频率 转换 部分
.
12 ZX 电压 波形 (频道 2) 零 越过 输出. 这个 输出 toggles 逻辑 高 和 低 在 这
零 越过 的 这 差别的 信号 在 频道 2—see 零 越过 发现 部分.
13
SAG
这个 打开 流 逻辑 输出 变得 起作用的 低 当 也 非 零 crossings 是 发现 或者 一个 低 volt-
age 门槛 (频道 2) 是 crossed 为 一个 指定 持续时间. 看 线条 电压 sag 发现 部分.
14
IRQ
中断 要求 输出. 这个 是 一个 起作用的 低 打开 流 逻辑 输出. maskable 中断 包含:
起作用的 活力 寄存器 滚动-在, 起作用的 活力 寄存器 在 half 水平的, 和 arrivals 的 新 波形
samples—see 中断 部分.
15 CLKIN 主控 时钟 为 adcs 和 数字的 信号 处理. 一个 外部 时钟 能 是 提供 在 这个 逻辑
输入. alternatively, 一个 并行的 resonant 在 结晶 能 是 连接 横过 clkin 和 clkout 至
提供 一个 时钟 源 为 这 ade7756. 这 时钟 频率 为 指定 运作 是 3.579545 mhz.
陶瓷的 加载 电容 的 在 22 pf 和 33 pf 应当 是 使用 和 这 门 振荡器 电路.
谈及 至 结晶 manufacturers 数据 薄板 为 加载 电容 (所需的)东西.
16 CLKOUT 一个 结晶 能 是 连接 横过 这个 管脚 和 clkin 作 描述 在之上 至 提供 一个 时钟 源
为 这 ade7756. 这 clkout 管脚 能 驱动 一个 cmos 加载 当 也 一个 外部 时钟 是
有提供的 在 clkin 或者 一个 结晶 是 正在 使用.
: 点此下载
