adf4116/adf4117/adf4118
–
5
–
rev. 0
管脚 函数 描述
管脚 非. Mnemonic 函数
1FL
O
快 锁 转变 输出. 这个 能 是 使用 至 转变 一个 外部 电阻 至 改变 这 循环 filter 带宽-
宽度. 这个 将 速 向上 locking 的 这 pll.
2 CP 承担 打气 输出. 当 使能, 这个 提供 这
±
I
CP
至 这 外部 循环 filter, 这个 在 转变 驱动
这 外部 vco.
3 CPGND 承担 打气 地面. 这个 是 这 地面 返回 path 为 这 承担 打气.
4 AGND 相似物 地面. 这个 是 这 地面 返回 path 为 这 预分频器.
5RF
在
B Complementary 输入 至 这 rf 预分频器. 这个 要点 应当 是 decoupled 至这 地面 平面 和 一个
小 绕过 电容, 典型地 100 pf. 看 图示 22.
6RF
在
一个 输入 至 这 rf 预分频器. 这个 小 信号 输入 是 正常情况下 交流-结合 从 这 vco.
7AV
DD
相似物 电源 供应. 这个 将 范围 从 2.7 v 至 5.5 v. 解耦 电容 至 这 相似物 地面
平面 应当 是 放置 作 关闭 作 可能 至 这个 管脚. av
DD
必须 是 这 一样 值 作 dv
DD
.
8 REF
在
涉及 输入.这个 是 一个 cmos 输入 和 一个 名义上的 门槛 的 v
DD
/2 和 一个 相等的 输入
阻抗 的100 k
Ω
. 看 图示 21. 这 振荡器 输入 能 是 驱动 从 一个 ttl 或者 cmos 结晶
振荡器 或者 它 能 是 交流-coupled.
9 DGND 数字的 地面.
10 CE 碎片 使能. 一个 逻辑 低 在这个 管脚 powers 向下 这 设备 和 puts 这承担 打气 输出 在 三-
状态 模式. 带去 这 管脚 高 将 电源 向上 这 设备 取决于 在 这 状态 的 这 电源-向下 位 f2.
11 CLK 串行 时钟 输入. 这个 串行 时钟 是 使用 至 时钟 在 这 串行 数据 至 这 寄存器. 这 数据 是 latched 在
这 21-位 变换 寄存器 在 这 clk rising 边缘. 这个 输入 是 一个 高 阻抗 cmos 输入.
12 数据 串行 数据 输入. 这串行 数据 是 承载 msb first 和 这 二 lsbs 正在 这 控制 位. 这个
输入 是 一个 高 阻抗 cmos 输入.
13 LE 加载 使能, cmos 输入. 当 le 变得 高, 这 数据 贮存 在 这 变换 寄存器 是 承载 在 一个
的 这 四 latches, 这 获得 正在 选择 使用 这 控制 位.
14 MUXOUT 这个 多路调制器 输出 准许 也 这 锁 发现, 这 scaled rf 或者 这 scaled 涉及 频率
至 是 accessed externally.
15 DV
DD
数字的 电源 供应. 这个 将 范围 从 2.7 v 至 5.5 v. 解耦 电容 至 这 数字的 地面
平面 应当 是 放置 作 关闭 作 可能 至 这个 管脚. dv
DD
必须 是 这 一样 值 作 av
DD
.
16 V
P
承担 打气 电源 供应. 这个 应当 是 更好 比 或者 equal 至 v
DD
. 在 系统 在哪里 v
DD
是 3 v,
它 能 是 设置 至 5 v 和 使用 至 驱动 一个 vco 和 一个 tuning 范围 的 向上 至 6 v.
管脚 配置
TSSOP
顶 视图
(不 至 规模)
16
15
14
13
12
11
10
9
1
2
3
4
5
6
7
8
FL
O
V
P
ADF4116
ADF4117
ADF4118
CP
DV
DD
CPGND
MUXOUT
AGND
LE
RF
在
B
数据
RF
在
一个
CLK
AV
DD
CE
REF
在
DGND
碎片 规模 包装
顶 视图
(不 至 规模)
CPGND
AGND
AGND
RF
在
B
RF
在
一个
MUXOUT
LE
数据
CLK
CE
ADF4116
ADF4117
ADF4118
CP
FL
O
V
P
DV
DD
DV
DD
AV
DD
AV
DD
REF
在
DGND
DGND
1
2
3
4
5
15
14
13
12
11
20
19
18
17
16
6
7
8
9
10
: 点此下载
