rev. 一个
adp3158/adp3178
–6–
16
15
14
13
12
11
10
9
1
2
3
4
5
6
7
8
VID0
VID1
VID2
VID3
LRFB1
LRDRV1
CS
–
CS+
地
DRVH
DRVL
VCC
LRFB2
LRDRV2
竞赛
CT
从 cpu
C1
100
F
C15
1
F
C2
100
F
Q2
*
C12
1
F
Q1
*
C3
150pF
R
B
10.5k
R
一个
78.7k
C
OC
2.7nf
3.3v
C17 C18 C19C20 C21
V
LR2
1.8v,
2A
R12
4m
L1
1.7
H
Q4
*
Q3
**
C8
1000
F
C9
1000
F
C7
22
F
L2
1
H
vcc 核心
1.30v 至
2.05v
15A
5V
5v 备用物品
12V
D3
MBR052LT1
D2
MBR052LT1
V
LR1
2.5v, 2a
C6
1
F
R4
220
R3
220
C10
1nF
3.3v
adp3158/
ADP3178
+++++
+++
+
+
+
*
sub45n03-13l
**
sub75n03-07
U1
C2
68pF
C11
68pF
R2
10k
R11
10k
1000
F
5
24m
(各自)
图示 3. 15 一个 pentium iii 应用 电路
这 直线的 调整器 控制者 有 被 设计 所以 那 它们
仍然是 起作用的 甚至 当 这 切换 控制 是 在 uvlo 模式
至 确保 那 这 输出 电压 的 这 直线的 regulators 将 追踪
这 3.3 v 供应 作 必需的 用 intel 设计 规格. 用
二极管 oring 这 vcc 输入 的 这 ic 至 这 5 vsb 和 12 v
供应 作 显示 在 图示 3, 这 切换 输出 将 是 无能
在 备用物品 模式, 但是 这 直线的 regulators 将 begin 组织
once vcc rises 在之上 关于 1 v. 在 开始-向上 这 直线的 输出-
puts 将 追踪 这 3.3 v 供应 向上 直到 它们 reach 它们的 各自的
规章制度 点, regardless 的 这 状态 的 这 12 v 供应. once
这 12 v 供应 有 超过 这 5 vsb 供应 用 更多 比 一个
二极管 漏出, 这 控制 ic 将 追踪 这 12 v 供应. once 这
12 v 供应 有 risen 在之上 这 uvlo 值, 这 切换 regula-
tor 将 begin 它的 开始-向上 sequence.
表格 i. 输出 电压 vs. vid 代号
VID3 VID2 VID1 VID0 V
输出(nom)
1 1 1 1 1.30 v
1 1 1 0 1.35 v
1 1 0 1 1.40 v
1 1 0 0 1.45 v
1 0 1 1 1.50 v
1 0 1 0 1.55 v
1 0 0 1 1.60 v
1 0 0 0 1.65 v
0 1 1 1 1.70 v
0 1 1 0 1.75 v
0 1 0 1 1.80 v
0 1 0 0 1.85 v
0 0 1 1 1.90 v
0 0 1 0 1.95 v
0 0 0 1 2.00 v
0 0 0 0 2.05 v
应用 信息
规格 为 一个 设计 例子
这 设计 参数 为 一个 典型 750 mhz pentium iii appli-
cation (显示 在 图示 3) 是 作 跟随:
输入 电压: (v
在
) = 5 v
auxiliary 输入: (v
CC
) = 12 v
输出 电压 (v
VID
) = 1.7 v
最大 输出 电流 (i
o(最大值)
) = 15 一个
最小 输出 电流 (i
o(最小值)
) = 1 一个
静态的 容忍 的 这 供应 电压 为 这 处理器 核心
(
∆
V
O
) = +40 mv (–80 mv) = 120 mv
瞬时 容忍 (为 较少 比 2
µ
s) 的 这 供应 电压
为 这 处理器 核心 当 这 加载 改变 在 这
最小 和 最大 值 和 一个 di/dt 的 20 一个/
µ
s
(
∆
V
o(瞬时)
) = +80 mv (–130 mv) = 210 mv
输入 电流 di/dt 当 这 加载 改变 在 这 迷你-
mum 和 最大 值 < 0.1 一个/
µ
s.
这 在之上 (所需的)东西 correspond 至 intel’s 发行 电源
供应 (所需的)东西 为基础 在 vrm 8.4 指导原则.
: 点此下载
