ADS1253
8
SBAS199
图示 3. 推荐 外部 电压 涉及 电路 为 最好的 低-噪音 运作 和 这 ads1253.
delta-sigma modulator
这 ads1253 运作 从 一个 名义上的 系统 时钟 fre-
quency 的 8mhz. 这 modulator 频率 是 fixed 在
relation 至 这 系统 时钟 频率. 这 系统 时钟
频率 是 分隔 用 6 至 derive 这 modulator 频率.
因此, 和 一个 系统 时钟 频率 的 8mhz, 这
modulator 频率 是 1.333mhz. 此外, 这
oversampling 比率 的 这 modulator 是 fixed 在 relation 至 这
modulator 频率. 这 oversampling 比率 的 这 modu-
lator 是 64, 和 和 这 modulator 频率 运动 在
1.333mhz, 这 数据 比率 是 20.8khz. 使用 一个 slower 系统
时钟 频率 将 结果 在 一个 更小的 数据 输出 比率, 作
显示 在 表格 ii.
表格 ii. clk 比率 相比 数据 输出 比率.
clk (mhz) 数据 输出 比率 (hz)
8
(1)
20,833
7.372800
(1)
19,200
6.144000
(1)
16,000
6.000000
(1)
15,625
4.915200
(1)
12,800
3.686400
(1)
9,600
3.072000
(1)
8,000
2.457600
(1)
6,400
1.843200
(1)
4,800
0.921600 2,400
0.460800 1,200
0.384000 1,000
0.192000 500
0.038400 100
0.023040 60
0.019200 50
0.011520 30
0.009600 25
0.007680 20
0.006400 16.67
0.005760 15
0.004800 12.50
0.003840 10
便条: (1) 标准 时钟 振荡器.
涉及 输入
涉及 输入 takes 一个 平均 电流 的 32
µ
一个 和 一个
8mhz 系统 时钟. 这个 电流 将 是 均衡的 至 这
系统 时钟. 一个 缓冲 涉及 是 推荐 为
ads1253. 这 推荐 涉及 电路 是 显示 在
图示 3.
涉及 电压 高等级的 比 4.096v 将 增加 这
全部-规模 范围, 当 这 绝对 内部的 电路 噪音 的
这 转换器 仍然是 这 一样. 这个 将 decrease 这 噪音
在 条款 的 ppm 的 全部 规模, 这个 增加 这 有效的
决议 (看 这 典型 效能 曲线 “rms 噪音
vs v
REF
voltage”).
数字的 过滤
这 数字的 过滤 的 这 ads1253, 涉及 至 作 一个 sinc
5
过滤,
computes 这 数字的 结果 为基础 在 这 大多数 recent 输出
从 这 delta-sigma modulator. 在 这 大多数 基本 水平的, 这
数字的 过滤 能 是 想法 的 作 simply averaging 这
modulator 结果 在 一个 weighted 表格 和 presenting 这个
平均 作 这 数字的 输出. 这 数字的 输出 比率, 或者 数据
比率, scales 直接地 和 这 系统 clk 频率. 这个
准许 这 数据 输出 比率 至 是 changed 在 一个 非常 宽
范围 (five 顺序 的 巨大) 用 changing 这 系统
clk 频率. 不管怎样, 它 是 重要的 至 便条 那 这
–3db 要点 的 这 过滤 是 0.2035 时间 这 数据 输出 比率,
所以 这 数据 输出 比率 应当 准许 为 sufficient 余裕 至
阻止 attenuation 的 这 信号 的 interest.
自从 这 转换 结果 是 essentially 一个 平均, 这
数据-输出 比率 确定 这 location 的 这 结果
notches 在 这 数字的 过滤 (看 图示 4). 便条 那 这 第一
notch 是 located 在 这 数据-输出 比率 频率, 和
subsequent notches 是 located 在 integer multiples 的 这
数据-输出 比率 至 准许 为 拒绝 的 不 仅有的 这
基本的 频率, 但是 也 调和的 发生率. 在
这个 manner, 这 数据-输出 比率 能 是 使用 至 设置 明确的
notch 发生率 在 这 数字的 过滤 回馈.
为 例子, 如果 这 拒绝 的 电源-线条 发生率 是
desired, 然后 这 数据-输出 比率 能 simply 是 设置 至 这
电源-线条 频率. 为 50hz 拒绝, 这 系统 clk
0.10
µ
F
+5V
+5V
4.99k
Ω
10k
Ω
10
µ
F
lm404-4.1
4
3
1
2
7
6
+
0.10
µ
F
0.1
µ
F
10
µ
F
+
OPA350
至 v
REF
管脚 14 的
这 ads1253