ADV7194
–6–
rev. 0
5 v 定时 特性
参数 最小值 典型值 最大值 单位 测试 情况
mpu 端口
2
sclock 频率 0 400 kHz
sclock 高 pulsewidth, t
1
0.6
µ
s
sclock 低 pulsewidth, t
2
1.3
µ
s
支撑 时间 (开始 情况), t
3
0.6
µ
s 之后 这个 时期 这 第一 时钟 是 发生
建制 时间 (开始 情况), t
4
0.6
µ
s 相关的 为 重复的 开始 情况
数据 建制 时间, t
5
100 ns
sdata, sclock 上升 时间, t
6
300 ns
sdata, sclock 下降 时间, t
7
300 ns
建制 时间 (停止 情况), t
8
0.6
µ
s
相似物 输出
2
相似物 输出 延迟 8 ns
dac 相似物 输出 skew 0.1 ns
时钟 控制 和 pixel
端口
3
f
时钟
27 MHz
时钟 高 时间, t
9
8ns
时钟 低 时间, t
10
8ns
数据 建制 时间, t
11
6ns
数据 支撑 时间, t
12
5ns
控制 建制 时间, t
11
6ns
控制 支撑 时间, t
12
4ns
数字的 输出 进入 时间, t
13
13 24 ns
数字的 输出 支撑 时间, t
14
12 ns
pipeline 延迟, t
15
(2
×
oversampling) 57 C锁 循环
pipeline 延迟, t
15
(4
×
oversampling) 67 C锁 循环
teletext 端口
4
数字的 输出 进入 时间, t
16
11 ns
数据 建制 时间, t
17
3ns
数据 支撑 时间, t
18
6ns
重置
控制
重置
低 时间 3 20 ns
PLL
2
pll 输出 频率 54 MHz
注释
1
温度 范围 t
最小值
至 t
最大值
: 0
°
c 至 70
°
c.
2
有保证的 用 描绘.
3
pixel 端口 组成 的 这 下列的:
数据: p0–p9,
Y
0/p10–
Y
9/p19,
控制:
HSYNC
,
VSYNC
,
BLANK
时钟: clkin 输入.
4
teletext 端口 组成 的:
数字的 输出: ttxrq,
数据: ttx.
specifications 主题 至 改变 没有 注意.
(v
AA
= 5 v
250 mv, v
REF
= 1.235 v, r
set1,2
= 1200
除非 否则 指出. 所有
specifications t
最小值
至 t
最大值
1
除非 否则 指出.)
: 点此下载
