ADV473
–3–
rev. 一个
定时 特性
1
(v
AA
2
= 5 v; v
REF
= 1.235 v; r
L
= 37.5
Ω
, c
L
= 10 pf; r
设置
= 140
Ω
.
所有 规格 t
最小值
至 t
最大值
3
除非 否则 指出.)
135 mhz 110 mhz 80 mhz 66 mhz
参数 版本 版本 版本 版本 单位 情况/comments
fmax 135 110 80 66 MHz 时钟 比率
t
1
10 10 10 10 ns 最小值 rs0–rs2 建制 时间
t
2
10 10 10 10 ns 最小值 rs0–rs2 支撑 时间
t
3
4
3 3 3 3 ns 最小值
RD
asserted 至 数据 总线 驱动
t
4
4
40 40 40 40 ns 最大值
RD
asserted 至 数据 有效的
t
5
5
20 20 20 20 ns 最大值
RD
negated 至 数据 总线 3-陈述
t
6
5
5 5 5 5 ns 最小值 读 数据 支撑 时间
t
7
10 10 10 10 ns 最小值 写 数据 建制 时间
t
8
10 10 10 10 ns 最小值 写 数据 支撑 时间
t
9
100 100 100 100 ns 最大值 cr0–cr3 延迟 时间
t
10
50 50 50 50 ns 最小值
RD
,
WR
脉冲波 宽度 低
t
11
40 40 40 40 ns 最小值
RD
,
WR
脉冲波 宽度 高
t
12
2 3 3 3 ns 最小值 pixel &放大; 控制 建制 时间
t
13
2 3 3 3 ns 最小值 pixel &放大; 控制 支撑 时间
t
14
7.4 9.1 12.5 15.15 ns 最小值 时钟 循环 时间
t
15
3 3.5 4 5 ns 最小值 时钟 脉冲波 宽度 高 时间
t
16
2 3 4 5 ns 最小值 时钟 脉冲波 宽度 低 时间
t
17
30 30 30 30 ns 最大值 相似物 输出 延迟
t
18
3 3 3 3 ns 典型值 相似物 输出 上升/下降 时间
t
19
6
13 13 13 13 ns 最大值 相似物 输出 安排好 时间
t
SK
2 2 2 2 ns 最大值 相似物 输出 skew
t
PD
4
×
t
14
4
×
t
14
4
×
t
14
4
×
t
14
ns pipeline 延迟
注释
1
ttl 输入 值 是 0 至 3 伏特, 和 输入 上升/下降 时间
≤
3 ns, 量过的 在 这 10% 和 90% 点. 定时 涉及 点 在 50% 为 输入 和
输出. 相似物 输出 加载
≤
10 pf, d0-d7 输出 加载
≤
50 pf. 看 定时 注释 在 图示 2.
2
V
AA
= 5 v
±
5%.
3
温度 范围 (t
最小值
至 t
最大值
); 0
°
c 至 +70
°
c; t
J
(硅 接合面 温度)
≤
100
°
c .
4
t
3
和 t
4
是 量过的 和 这 加载 电路 的 图示 3 和 定义 作 这 时间 必需的 为 一个 输出 至 交叉 0.4 v 或者 2.4 v.
5
t
5
和 t
6
是 获得 从 这 量过的 时间 带去 用 这 数据 输出 至 改变 用 0.5 v 当 承载 和 这 电路 的 图示 3. 这 量过的 号码 是
然后 extrapolated 后面的 至 除去 这 影响 的 charging 这 50 pf 电容. 这个 意思 那 这 时间, t
5
和 t
6
, quoted 在 这 定时 特性 是 这
真实 值 为 这 设备 和, 作 此类, 是 独立 的 外部 总线 加载 capacitances.
6
安排好 时间 做 不 包含 时钟 和 数据 feedthrough.
规格 主题 至 改变 没有 注意.
rs0, rs1,
RS2
D0–D7
(读)
D0–D7
(写)
rd, wr
数据 输出 (rd = 0)
数据 在 (wr = 0)
有效的
CR0–CR3
t
4
t
3
t
1
t
2
t
10
t
5
t
11
t
6
t
8
t
7
t
9
图示 1. mpu 读/写 定时
数据
ior, iog, iob
注释
1. 输出 延迟 量过的 从 这 50% 要点 的 这 rising 边缘
的 时钟 至 这 50% 要点 的 全部-规模 转变.
2. 安排好 时间 量过的 从 这 50% 要点 的 全部-规模
转变 至 这 输出 remaining 在里面
±
1 lsb.
3. 输出 上升/下降 时间 量过的 在 这 10% 和 90%
点 的 全部-规模 转变.
时钟
r0-r7, g0–g7,
b0–b7,
ol0-ol3, s0–s1,
同步, blank
t
14
t
16
t
15
t
12
t
19
t
18
t
13
t
17
图示 2. video 输入/输出 定时
3.2ma
+2.1v
至
输出
管脚
50pF
400
µ
一个
图示 3. 加载 电路 为 总线
进入 和 relinquish 时间
: 点此下载
