4
AV9172
管脚 配置
符合实际 表格 为 一个v9172-03
clkin 输入 频率=x, 输入 范围 是 10 至 50 mhz.
例子 表格为av9172-03
(33 mhz 输入, 所有 发生率 在 mhz.)
定时 图解 为 av9172-03
16-管脚 soic 或者 16-管脚 pdip
便条: 这 阶段 排成直线 在 这 1x 时钟 输出 和
涉及 clocks 输入 将 是 也 在 一个 0 或者 180 degrees
补偿 如果 这 2x 时钟 是 使用 作 这 反馈 信号 (con-
nected 至 这 fbin 管脚). 这个 relationship occurs 是 totally
随机的 和 有 这 潜在的 至 改变 任何 时间 这 设备 有
它的 vdd 供应 cycled 止 或者 这 设备 输入 时钟
移除.
EN2 INV# Q0 Q1 Q2 Q3 Q4 Q5
0 0 2X 2X 2X 2X 2X 2X
1 0 2X 2X 2X 2X 2X 1X
0 1 2X 2X 2X 1X 1X 2X
1 1 2X 2X 2X 1X 1X 1X
EN2 INV# Q0 Q1 Q2 Q3 Q4 Q5
0 0 66 66 66 66 66 66
1 0 66 66 66 66 66 33
0 1 66 66 66 33 33 66
1 1 66 66 66 33 33 33
: 点此下载
