首页 | 最新需求 | 最新现货 | IC库存 | 供应商 | IC英文资料库 | IC中文资料库 | IC价格 | 电路图 | 应用资料 | 技术资料
 IC型号:
您现在的位置:首页 >  IC英文资料库 进入手机版 
 
资料编号:1589
 
资料名称:CY7C4201V-15AC
 
文件大小: 263.58K
   
说明
 
介绍:
Low-Voltage 64/256/512/1K/2K/4K/8K x 9 Synchronous FIFOs
 
 


: 点此下载
  浏览型号CY7C4201V-15AC的Datasheet PDF文件第1页
1

2
浏览型号CY7C4201V-15AC的Datasheet PDF文件第3页
3
浏览型号CY7C4201V-15AC的Datasheet PDF文件第4页
4
浏览型号CY7C4201V-15AC的Datasheet PDF文件第5页
5
浏览型号CY7C4201V-15AC的Datasheet PDF文件第6页
6
浏览型号CY7C4201V-15AC的Datasheet PDF文件第7页
7
浏览型号CY7C4201V-15AC的Datasheet PDF文件第8页
8
浏览型号CY7C4201V-15AC的Datasheet PDF文件第9页
9
 
本平台电子爱好着纯手工中文简译:截至2020/5/17日,支持英文词汇500个
cy7c4421v/4201v/4211v/4221V
cy7c4231v/4241v/4251V
文档 #: 38-06010 rev. *a 页 2 的 17
函数的 描述
(持续)
这 cy7c42x1v 提供 四 状态 管脚: empty, 全部, almost
empty, almost 全部. 这 almost empty/almost 全部 flags 是 程序-
mable 至 单独的 文字 granularity. 这 可编程序的 flags default 至
empty-7 和 全部-7.
这 flags 是 同步的, i.e., 它们 改变 状态 相关的 至
也 这 读 时钟 (rclk) 或者 这 写 时钟 (wclk).
当 进去 或者 exiting 这 empty 和 almost empty states,
这 flags 是 updated exclusively 用 这 rclk. 这 flags
denoting almost 全部 和 全部 states 是 updated exclusively
用 wclk. 这 同步的 标记 architecture guarantees 那
这 flags 维持 它们的 状态 为 在 least 一个 循环
所有 配置 是 fabricated 使用 一个 先进的 0.65m
p-好 cmos 技术. 输入 静电释放 保护 是 更好 比
2001v, 和 获得-向上 是 阻止 用 这 使用 的 守卫 rings.
选择 手册
cy7c42x1v-15 cy7c42x1v-25 cy7c42x1v-35 单位
最大 频率 66.7 40 28.6 MHz
最大 进入 时间 11 15 20 ns
最小 循环 时间 15 25 35 ns
最小 数据 或者 使能 设置-向上 4 6 7 ns
最小 数据 或者 使能 支撑 1 1 2 ns
最大 标记 延迟 10 15 20 ns
起作用的 电源 供应 电流 商业的 20 20 20 毫安
CY7C4421V CY7C4201V CY7C4211V CY7C4221V CY7C4231V CY7C4241V CY7C4251V
密度 64 x 9 256 x 9 512 x 9 1k x 9 2k x 9 4k x 9 8k x 9
管脚 定义
信号 名字 描述 i/o 描述
D
0
8
数据 输入 I
数据 输入 为 9-位 总线
.
Q
0
8
数据 输出 O
数据 输出 为 9-位 总线
.
WEN1 写 使能 1 I
这 仅有的 写 使能 当 设备 是 配置 至 有 可编程序的 flags
.
数据 是 写 在 一个 低-至-高 转变 的 wclk 当 wen1
是 asserted 和 ff
高. 如果 这 先进先出 是 配置 至 有 二 写 使能, 数据 是 写 在 一个 低-至-高
转变 的 wclk 当 wen1
是 低 和 wen2/ld和 ff是 高.
wen2/ld
双 模式 管脚
写 使能 2 I
如果 高 在 重置, 这个 管脚 运作 作 一个 第二 写 使能
. 如果 低 在 重置, 这个
管脚 运作 作 一个 控制 至 写 或者 读 这 可编程序的 标记 补偿. wen1必须 是
低 和 wen2 必须 是 高 至 写 数据 在 这 先进先出. 数据 将 不 是 写 在 这 先进先出
如果 这 ff
是 低. 如果 这 先进先出 是 配置 至 有 可编程序的 flags, wen2/ld是 使保持 低
至 写 或者 读 这 可编程序的 标记 补偿.
加载 I
REN1
, ren2 读 使能
输入
I
使能 这 设备 为 读 运作
.
wclk 写 时钟 i
这 rising 边缘 clocks 数据 在 这 先进先出 当 wen1
是 低 和 wen2/ld是 高
和 这 先进先出 是 不 全部
. 当 ld
是 asserted, wclk 写 数据 在 这 可编程序的
标记-补偿 寄存器.
RCLK 读 时钟 I
这 rising 边缘 clocks 数据 输出 的 这 先进先出 当 ren1
和 ren2是 低 和 这
先进先出 是 不 empty
. 当 wen2/ld是 低, rclk 读 数据 输出 的 这 可编程序的 标记
补偿 寄存器.
EF
empty 标记 O
当 ef是 低, 这 先进先出 是 empty. ef是 同步 至 rclk
.
FF
全部 标记 O
当 ff是 低, 这 先进先出 是 全部. ff是 同步 至 wclk
.
PAE 可编程序的
almost empty
O
当 pae是 低, 这 先进先出 是 almost empty 为基础 在 这 almost empty 补偿 值
编写程序 在 这 先进先出
.
PAF
可编程序的
almost 全部
O
当 paf是 低, 这 先进先出 是 almost 全部 为基础 在 这 almost 全部 补偿 值
编写程序 在 这 先进先出
.
RS
重置 I
resets 设备 至 empty 情况
. 一个 重置 是 必需的 在之前 一个 最初的 读 或者 写
运作 之后 电源-向上.
OE
输出 使能 I
当 oe是 低, 这 先进先出’s 数据 输出 驱动 这 总线 至 这个 它们 是 连接
. 如果
OE
是 高, 这 先进先出’s 输出 是 在 高 z (高-阻抗) 状态.
资料评论区:
点击回复标题作者最后回复时间

标 题:
内 容:
用户名:
手机号:    (*未登录用户需填写手机号,手机号不公开,可用于网站积分.)
      
关于我们 | 联系我们
电    话13410210660             QQ : 84325569   点击这里与集成电路资料查询网联系
联系方式: E-mail:CaiZH01@163.com