Virtex
™
2.5 v 地方 可编程序的 门 Arrays
R
单元 1 的 4
www.xilinx.com
ds003-1 (v2.5 ) april 2, 2001
4 1-800-255-7778
产品 规格
修订 history
virtex 数据 薄板
这 virtex 数据 薄板 包含 这 下列的 modules:
•
ds003-1, virtex 2.5v fpgas:
介绍 和 订货 信息 (单元 1)
•
ds003-2, virtex 2.5v fpgas:
函数的 描述 (单元 2)
•
ds003-3, virtex 2.5v fpgas:
直流 和 切换 特性 (单元 3)
•
ds003-4, virtex 2.5v fpgas:
引脚 tables (单元 4)
日期 版本 修订
11/98 1.0 最初的 xilinx 释放.
01/99 1.2 updated 包装 绘画 和 规格.
02/99 1.3 更新 的 包装 绘画, updated 规格.
05/99 1.4 增加 的 包装 绘画 和 规格.
05/99 1.5 replaced fg 676 &放大; fg680 包装 绘画.
07/99 1.6 changed boundary scan 信息 和 changed 图示 11, boundary scan 位
sequence. updated iob 输入 &放大; 输出 延迟. 增加 电容 信息 为 不同的 i/o
standards. 增加 5 v tolerant 信息. 增加 dll 参数 和 波形 和
新 管脚-至-管脚 输入 和 输出 参数 tables 为 global 时钟 输入 至 输出 和
建制 和 支撑. changed 配置 信息 包含 计算数量 12, 14, 17 &放大; 19.
增加 设备-依赖 listings 为 安静的 电流 iccintq 和 iccoq. updated
iob 输入 和 输出 延迟 为基础 在 default 标准 的 lvttl, 12 毫安, 快 回转 比率.
增加 iob 输入 切换 特性 标准 adjustments.
09/99 1.7 速 等级 更新 至 初步的 状态, 电源-在 规格 和 时钟-至-输出
minimums additions,
“
0
”
支撑 时间 listing explanation, 安静的 电流 listing 更新, 和
图示 6 addra 输入 label 纠正. 增加 t
IJITCC
参数, changed t
OJIT
至
T
OPHASE
.
01/00 1.8 更新 至 速.txt 文件 1.96. 纠正 为 crs 111036,111137, 112697, 115479,
117153, 117154, 和 117612. 修改 注释 为 推荐 运行 情况
(电压 和 温度). changed bank 信息 为 v
CCO
在 cs144 包装 在 p.43.
01/00 1.9 updated dll jitter 参数 表格 和 波形, 增加 延迟 度量
methodology 表格 为 不同的 i/o standards, changed 缓冲 十六进制 线条 信息 和
输入/输出 定时 度量 注释.
03/00 2.0 新 tbcko 值; corrected fg680 包装 连接 绘画; 新 便条 关于 状态
的 cclk 管脚 之后 配置.
05/00 2.1 修改
“
管脚 不 列表 ...
”
陈述. 速 等级 更新 至 最终 状态.
05/00 2.2 修改 表格 18.
09/00 2.3
•
增加 xcv400 值 至 表格 下面
最小 时钟-至-输出 为 virtex 设备
.
•
corrected 单位 column 在 表格 下面
iob 输入 切换 特性
.
•
增加 值 至 表格 下面
clb selectram 切换 特性
.
10/00 2.4
•
corrected 引脚 信息 为 设备 在 这 bg256, bg432, 和 bg560 包装 在
Ta ble 18 .
•
Corrected
bg256 管脚 函数 图解
.
04/01 2.5
•
修订 minimums 为
global 时钟 设置-向上 和 支撑 为 lvttl 标准, 和 dll
.
•
转变 文件 至 modularized format. 看
virtex 数据 薄板
部分.
: 点此下载
