管脚 描述
CHG 承担 控制 输出
这个 推-拉 输出 控制 这 承担
path 至 这 电池 包装. Charging 是 al
-
lowed 当 低.
CTL 包装 使不能运转 输入
当 高, 这个 输入 准许 一个 外部
源 至 使不能运转 这 包装 用 制造 两个都
DSG
和 CHG inactive. 为 正常的 opera
-
tion, 这 CTL 管脚 是 低.
V
SS
低 潜在的 输入
CSL Overcurrent sense 低-一侧 输入
这个 输入 是 连接 在 这 低-一侧
释放 场效应晶体管 (或者 sense 电阻) 和 BAT
4N
至 使能 overcurrent 感觉到 在 这 电池
pack’s 地面 path.
BAT
4N
电池 4 负的 输入
这个 输入 是 连接 至 这 负的 termi-
nal 的 这 cell designated BAT4 在 图示 2.
BAT
3N
电池 3 负的 输入
这个 输入 是 连接 至 这 负的 终端
的 这 cell designated BAT3 在 图示 2.
BAT
2N
电池 2 负的 输入
这个 输入 是 连接 至 这 负的 termi
-
nal 的 这 cell designated BAT2 在 图示 2.
BAT
1N
电池 1 负的 输入
这个 输入 是 连接 至 这 负的 termi
-
nal 的 这 cell designated BAT1 在 图示 2.
这个 输入 是 连接 至 BAT
1P
在 一个 三-
cell 配置.
DSG
释放 控制 输出
这个 推-拉 输出 控制 这 释放
path 至 这 电池 包装. 释放 是 al
-
lowed 当 低.
NSEL 号码 的 cells 输入
这个 输入 选择 这 号码 的 序列 cells
在 这 包装. NSEL 应当 连接 至 V
CC
为
四 cells 和 至 V
SS
为 三 cells.
UVD 欠压 延迟 输入
这个 输入 使用 一个 外部 电容 至 V
CC
至 设置 这 欠压 延迟 定时.
OVD 超（电）压 延迟 输入
这个 输入 使用 一个 外部 电容 至 V
CC
至 设置 这 超（电）压 延迟 定时.
OCD Overcurrent 延迟 输入
这个 输入 使用 一个 外部 电容 至 V
CC
至 设置 这 overcurrent 延迟 定时.
V
CC
高 潜在的 输入
CSH Overcurrent sense 高-一侧 输入
这个 输入 是 连接 在 这
高-一侧 释放 场效应晶体管 (或者 sense 电阻)
和 BAT
1P
至 使能 overcurrent sense 在
这 电池 pack’s 积极的 供应 path.
BAT
1P
电池 1 积极的 输入
这个 输入 是 连接 至 这 积极的 终端
的 这 cell designated BAT1 在 图示 2.
2
bq2058
号码 的 cells 配置 管脚 电池 管脚
3 cells
BAT
1N
系 至 bat
1P
NSEL = V
SS
BAT
1N
– 积极的 终端 的 第一 cell
BAT
2N
– 负的 终端 的 第一 cell
BAT
3N
– 负的 终端 的 第二 cell
BAT
4N
– 负的 终端 的 第三 cell
4 cells
NSEL = V
CC
BAT
1P
– 积极的 终端 的 第一 cell
BAT
1N
– 负的 终端 的 第一 cell
BAT
2N
– 负的 终端 的 第二 cell
BAT
3N
– 负的 终端 的 第三 cell
BAT
4N
– 负的 终端 的 fourth cell
表格 1. 管脚 配置 为 3- 和 4-序列 cells
: 点此下载
