12
fn9062.2
april 13, 2004
管脚 的 这 控制 ic, 和 connect 它们 至 地面 通过 一个
通过 放置 关闭 至 这 地面 垫子. 降低 任何 泄漏
电流 paths 从 这 ss node,作 这 内部的 电流
源 是 仅有的 10
µ
一个 (典型).
一个 multi-layer 打印 电路 板 是 推荐.
图示 11 显示 这 连接至 大多数 的 这 组件
在 这 电路. 便条 那 这单独的 电容 显示 各自
可以 代表 numerous 物理的 电容. dedicate 一个
固体的 layer 为 一个 地面 平面 和 制造 所有 核心的
组件 地面 连接 通过 vias 放置 作 关闭
至 这 组件 终端 作 可能. dedicate 另一
固体的 layer 作 一个 电源 平面 和 破裂 这个 平面 在
小 islands 的 一般 电压 水平. ideally, 这 电源
平面 应当 支持 两个都 这 输入 电源 和 输出 电源
nodes. 使用 铜 filled polygons 在 这 顶 和 bottom
电路 layers 至 create 电源 islands 连接 这 过滤
组件 (输出 电容)和 这 负载. 使用 这
remaining 打印 电路 layers 为 小 信号 线路.
组件 选择 指导原则
输出 电容 选择
这 输出 电容 应当 是选择 至 准许 这 输出
电压 至 满足 这 动态规章制度 (所需的)东西 的
起作用的 状态 运作 (s0, s1). 这 加载 瞬时 为 这
各种各样的 微处理器 系统’s 组件 将 需要
高 质量 电容 至 供应 这 高 回转 比率 (di/dt)
电流 要求. 因此, 它 是 推荐 那 这 输出
电容 是 选择 为 瞬时 加载 规章制度, paying
注意 至 它们的 parasitic 组件 (等效串联电阻, esl).
也, 在 这 转变 在 起作用的 和 睡眠 states
在 这 3.3v
双
/3.3v
SB
和 5v
双
输出, 那里 是 一个
短的 间隔 的 时间 在 这个 毫无 的 这 电源 通过
elements 是 组织 - 在 这个 时间 这 输出
电容 有 至 供应 所有 这 输出 电流. 这 输出
电压 漏出 在 这个 brief 时期 的 时间 能 是 容易地
近似 和 这 下列的 formula:
, 在哪里
∆
V
输出
- 输出 电压 漏出
等效串联电阻
输出
- 输出 电容 bank 等效串联电阻
I
输出
- 输出 电流 在 转变
C
输出
- 输出 电容 bank 电容
t
t
- 起作用的-至-睡眠 或者 睡眠-至-起作用的 转变 时间 (10
µ
s 典型值.)
这 输出 电压 漏出 是 heavily 依赖 在 这 等效串联电阻
(相等的 序列 阻抗) 的 这 输出 电容 bank,
这 选择 的 电容 应当 是 此类 作 至 维持 这
输出 电压 在之上 这 最低 容许的 规章制度 水平的.
输入 电容 选择
这 输入 电容 为 一个 isl6504/一个 应用 必须 有
一个 sufficiently 低 等效串联电阻 所以 作 不 至 准许 这 输入 电压 至
插件 excessively 当 活力 是 transferred 至 这 输出
电容. 如果 这 atx 供应 做 不 满足 这
规格, 确实 imbalances 在 这 atx’s
输出 和 这 isl6504/一个’s 规章制度 水平 可以 有 作
一个 结果 一个 brisk 转移 的 活力 从 这 输入 电容 至
这 有提供的 输出. 在 这转变 在 起作用的 和
睡眠 states, 此类 phenomena 可以 是 有责任 为 这
5V
SB
电压 drooping excessively 和 影响 这 输出
规章制度. 这 解决方案 至 此类 一个 潜在的 问题 是 使用
大 输入 电容 和 一个 更小的 总的 联合的 等效串联电阻.
晶体管 选择/仔细考虑
这 isl6504/一个 通常地 需要 一个 p-频道 (或者 双极
pnp), 二 n-频道 mosfets, 和 一个 双极 npn
晶体管.
一个 重要的 criteria 为 选择ion 的 晶体管 为 所有 这
直线的 regulators/切换 elements 是 包装 选择 为
效率高的 除去 的 热温. 这 电源 dissipated 在 一个 直线的
调整器 或者 一个 开关 切换 元素 是
选择 一个 包装 和 散热器 那 维持 这 接合面
温度 在下 这 比率和 这 最大 预期的
包围的 温度.
加载
VOUT1
CHF1
加载
图示 11. 打印 电路 板 islands
VOUT3
Q1
Q2
Q3
CSS
+12VIN
CIN
通过 连接 至 地面 平面
island 在 电源 平面 layer
island 在 电路/电源 平面 layer
isl6504/一个
VOUT4
SS
地
5VDLSB
3V3DLSB
关键
5VSB
+5VSB
DLA
Q4
CBULK4
加载
C5VSB
加载
CHF3
CHF4
5VDL
+5VIN
+3.3vin
3V3DL
3V3
1V5SB
CBULK2
CHF2
CBULK1
1V2VID
CBULK3
VOUT2
V
输出
∆
I
输出
等效串联电阻
输出
t
t
C
输出
----------------+
×
=
P
直线的
I
O
V
在
V
输出
–
()×
=
isl6504, isl6504a
: 点此下载
