6
fn9075.7
july 25, 2005
这 next 大 标准 值 电容 是 0.22
µ
f.一个
好的 质量 陶瓷的 电容 是 推荐.
电源 消耗
包装 电源 消耗 是 mainly 一个 函数 的 这
切换 频率 和 总的 门 承担 的 这 选择
mosfets. calculating 这 电源 消耗 在 这 驱动器 为
一个 desired 应用 是 核心的至 ensuring safe 运作.
exceeding 这 最大 容许的 电源 消耗 水平的
将 推 这 ic 在之外 这 最大 推荐
运行 接合面 tem
perature 的 125
°
c. 这 最大
容许的 ic 电源 消耗 为 这 所以-8 包装 是
大概 800mw. 当 designing 这 驱动器 在 一个
应用, 它 是 recommende
d 那 这 下列的 计算
是 执行 至 确保 safe 运作 在 这 desired
频率 为 这 选择 mosfets. 这 电源 dissipated
用 这 驱动器 是 近似 作:
在哪里 f
sw
是 这 切换 频率 的 这 pwm 信号. v
U
和 v
L
代表 这 upper 和 更小的 门 栏杆 电压. q
U
和 q
L
是 这 upper 和 更小的 门 承担 决定 用
场效应晶体管 s
election 和 任何 外部 电容 增加 至
这 门 管脚. 这 i
DDQ
V
CC
产品 是 这 安静的 电源
的 这 驱动器 和 是 典型地 negligible.
布局 仔细考虑
减少 阶段 环绕
这 parasitic inductances 的 这 pcb 和 这 电源 设备
(两个都 upper 和 更小的 fets) 可以 导致 严重的 ringing,
exceeding 绝对 最大 比率 的 这 设备. 这
负的 ringing 在 这 edges 的 这 阶段 node 可以 增加
charges 至 这 自举 电容 通过 这 内部的
自举 二极管, 在 一些 具体情况,它 可以 导致 在 压力
横过 激励 和 阶段 管脚. 因此, 用户 应当 做 一个
细致的 布局 和 选择 proper mosfets 和 驱动器. 这
D
2
pak 和 dpak 包装 mosfets 有 高 parasitic
含铅的 电感, 这个 能 exacerbate 这个 公布. 场效应晶体管
选择 plays 一个 重要的 role 在 减少 阶段 环绕. 如果
高等级的 电感 fets 必须 是 使用, 一个 肖特基 二极管 是
推荐 横过 这 更小的 场效应晶体管 至 clamp 负的
阶段 环绕.
一个 好的 布局 将 帮助 减少 这 ringing 在 这 阶段
和 门 nodes significantly:
• 避免 使用 通过 为 解耦 组件 横过 激励
和 阶段 管脚 和 在 between vcc 和 地 管脚. 这
解耦 循环 应当 是 短的.
• 所有 电源 查出 (ugate, 阶段, lgate, 地, vcc)
应当 是 短的 和 宽, 和 避免 使用 通过; 否则,
使用 二 vias 为 interconnection 当 可能.
• 保持 源 的 upper 场效应晶体管 和 流 的 更小的 场效应晶体管 作
关闭 作 thermally 可能.
• 保持 连接 在 在 源 的 更小的 场效应晶体管 和
电源 地面 宽 和 短的.
• 输入 电容 应当 是 放置 作 关闭 至 这 流
的 upper 场效应晶体管 和 源 的更小的 fets 作 thermally
可能.
便条: 谈及 至 intersil techbrief tb447 为 更多 信息.
0.0 0.40.1 0.2 0.3 0.5 0.6 0.7 0.8 0.9 1.0
2.0
1.8
1.6
1.4
1.2
1.0
0.8
0.6
0.4
0.2
0.0
∆
V
激励
(v)
C
激励
(µf)
图示 2. 自举 电容 vs 激励 波纹
电压
Q
门
= 100nc
50nC
20nC
Pf
sw
1.5V
U
Q
U
V
L
Q
L
+
()
I
DDQ
V
CC
+=
频率 (khz)
电源 (mw)
图示 3. 电源 消耗 vs 频率
0800200 400 600 1000 1200 1400 1600 1800 2000
1000
900
800
700
600
500
400
300
200
100
0
Q
U
=20nC
Q
L
=50nC
Q
L
=50nC
Q
U
=50nC
Q
U
=50nC
Q
L
=100nC
Q
U
=100nC
Q
L
=200nC
ISL6207
: 点此下载
