E
3 volt advanced+ 激励 块
9
产品 预告(展)
表格 2. 3 volt advanced+ 激励 块 管脚 描述
标识 类型 名字 和 函数
一个
0
–A
21
输入
地址 输入
为 记忆 地址. 地址 是 内部
latched 在 一个 程序 或者 擦掉 循环.
8-mbit x 8 a[0-19], 16-mbit x 8 a[0-20], 32-mbit x 8 a[0-21]
8-mbit x 16 a[0-18], 16-mbit x 16 a[0-19], 32-mbit x 16 a[0-20]
DQ
0
–DQ
7
输入/输出
数据 输入/输出:
输入 排列 数据 在 这 第二 ce# 和
we# 循环 在 一个 程序 command. 输入 commands 至 这
command 用户 接口 当 ce# 和 we# 是 起作用的. 数据 是
内部 latched. 输出 排列, 配置 和 状态 寄存器 数据.
这 数据 管脚 float 至 触发-状态 当 这 碎片 是 de-选择 或者 这 输出
是 无能.
DQ
8
–DQ
15
输入/输出
数据 输入/输出:
输入 排列 数据 在 这 第二 ce# 和
we# 循环 在 一个 程序 command. 数据 是 内部 latched.
输出 排列 和 配置 数据. 这 数据 管脚 float 至 触发-状态 当
这 碎片 是 de-选择.
不 包含 在 x8 产品.
CE# 输入
碎片 使能:
activates 这 内部的 控制 逻辑, 输入 缓存区,
decoders 和 sense 放大器. ce# 是 起作用的 低. ce# 高 de-选择
这 记忆 设备 和 减少 电源 消耗量 至 备用物品 水平.
OE# 输入
输出 使能:
使能 这 设备的 输出 通过 这 数据
缓存区 在 一个 读 运作. oe# 是 起作用的 低.
WE# 输入
写 使能:
控制 写 至 这 command 寄存器 和
记忆 排列. we# 是 起作用的 低. 地址 和 数据 是 latched 在
这 rising 边缘 的 这 第二 we# 脉冲波.
RP# 输入
重置/深的 电源-向下:
使用 二 电压 水平 (v
IL
, v
IH
) 至
控制 重置/深的 电源-向下 模式.
当 rp# 是 在 逻辑 低, 这 设备 是 在 重置/深的 电源-向下
模式
, 这个 驱动 这 输出 至 高-z, resets 这 写 状态
机器, 和 降低 电流 水平 (i
CCD
).
当 rp# 是 在 逻辑 高, 这 设备 是 在 标准 运作
.
当 rp# transitions 从 逻辑-低 至 逻辑-高, 这 设备 resets 所有
blocks 至 锁 和 defaults 至 这 读 排列 模式.
WP# 输入
写 保护:
控制 这 锁-向下 函数 的 这 有伸缩性的
locking 特性
当 wp# 是 一个 逻辑 低, 这 锁-向下 mechanism 是 使能
和
blocks marked 锁-向下 不能 是 unlocked 通过 软件.
当 wp# 是 逻辑 高, 这 锁-向下 mechanism 是 无能
和
blocks 先前 锁-向下 是 now 锁 和 能 是 unlocked 和
锁 通过 软件. 之后 wp# 变得 低, 任何 blocks 先前
marked 锁-向下 revert 至 那 状态.
看 部分 3.3 为 详细信息 在 块 locking.
V
CC
供应
设备 电源 供应:
[2.7 v–3.6 v] 供应 电源 为 设备
行动.
: 点此下载
