6
ltc694-3.3/ltc695-3.3
pi fu ctio s
UU
U
V
CC
:
3.3v 供应 输入. 这 v
CC
管脚 应当 是 绕过
和 一个 0.1
µ
f 电容.
V
输出
:
电压 输出 为 backed 向上 记忆. 绕过 和
一个 电容 的 0.1
µ
f 或者 更好. 在 正常的 运作,
V
输出
obtains 电源 从 v
CC
通过 一个 nmos 电源
转变, m1, 这个 能 deliver 向上 至 50ma 和 有 一个 典型
在 阻抗 的 5
Ω
. 当 v
CC
是 更小的 比 v
BATT
, v
输出
是 内部 切换 至 v
BATT
. 如果 v
输出
和 v
BATT
是 不
使用, 连接 v
输出
至 v
CC
.
V
BATT
:
后面的-向上 电池 输入. 当 v
CC
falls 在下 v
BATT
,
auxiliary 电源 连接 至 v
BATT
, 是 delivered 至 v
输出
通过 pmos 转变, m2. 如果 后面的-向上 电池 或者 auxiliary
电源 是 不 使用, v
BATT
应当 是 连接 至 地.
地:
地面 管脚.
batt 在:
电池 在 逻辑 输出 从 比较器 c2.
batt 在 变得 低 当 v
输出
是 内部 连接 至
V
CC
. 这 输出 典型地 sinks 25ma 和 能 提供 根基
驱动 为 一个 外部 pnp 晶体管 至 增加 这 输出
电流 在之上 这 50ma 比率 的 v
输出
. batt 在 变得
高 当 v
输出
是 内部 切换 至 v
BATT
.
pfi:
电源 失败 输入. pfi 是 这 同相 输入 至
这 电源-失败 比较器, c3. 这 反相的 输入 是
内部 连接 至 一个 1.3v 涉及. 这 电源 失败
输出 仍然是 高 当 pfi 是 在之上 1.3v 和 变得 低
当 pfi 是 在下 1.3v. 连接 pfi 至 地 或者 v
输出
当
c3 是 不 使用.
pfo:
电源 失败 输出 从 c3. pfo 仍然是 高
当 pfi 是 在之上 1.3v 和 变得 低 当 pfi 是 在下
1.3v. 当 v
CC
是 更小的 比 v
BATT
, c3 是 shut 向下 和
pfo 是 强迫 低.
重置:
逻辑 输出 为
µ
p 重置 控制. whenever v
CC
falls 在下 也 这 重置 电压 门槛 (2.90v,
典型地) 或者 v
BATT
, 重置 变得 起作用的 低. 之后 v
CC
returns 至 3.3v, 这 重置 脉冲波 发生器 forces 重置 至
仍然是 起作用的 低 为 一个 最小 的 140ms. 当 这
看门狗 计时器 是 使能 但是 不 serviced 较早的 至 一个
preset 时间-输出 时期, 这 重置 脉冲波 发生器 也
forces 重置 至 起作用的 低 为 一个 最小 的 140ms 为
每 preset 时间-输出 时期 (看 图示 11). 这 重置
起作用的 时间 是 可调整的 在 这 ltc695-3.3. 一个 外部
推-button 重置 能 是 使用 在 连接 和 这
重置 输出. 看 推-button 重置 在 产品
信息 部分.
重置:
起作用的 高 逻辑 输出. 它 是 这 inverse 的
重置.
低 线条:
逻辑 输出 从 比较器 c1. 低 线条
indicates 一个 低 线条 情况 在 这 v
CC
输入. 当 v
CC
falls 在下 这 重置 电压 门槛 (2.90v 典型地),
低 线条 变得 低. 作 soon 作 v
CC
rises 在之上 这 重置
电压 门槛, 低 线条 returns 高 (看 图示 1).
低 线条 变得 低 当 v
CC
drops 在下 v
BATT
(看
表格 1).
wdi:
看门狗 输入. wdi 是 一个 三-水平的 输入. 驱动
wdi 也 高 或者 低 为 变长 比 这 看门狗 时间-
输出 时期, forces 两个都 重置 和 wdo 低. floating wdi
使不能运转 这 看门狗 计时器. 这 计时器 resets 它自己 和
各自 转变 的 这 看门狗 输入 (看 图示 11).
wdo:
看门狗 逻辑 输出. 当 这 看门狗 输入
仍然是 也 高 或者 低 为 变长 比 这 看门狗
时间-输出 时期, wdo 变得 低. wdo 是 设置 高 whenever
那里 是 一个 转变 在 这 wdi 管脚, 或者 低 线条 变得 低.
这 看门狗 计时器 能 是 无能 用 floating wdi (看
图示 11).
ce 在:
逻辑 输入 至 这 碎片 使能 gating 电路. ce 在
能 是 获得 从 微处理器’s 地址 线条 和/或者
解码器 输出. 看 产品 信息 部分 和
图示 5 为 额外的 信息.
ce 输出:
逻辑 输出 在 这 碎片 使能 gating 电路.
当 v
CC
是 在之上 这 重置 电压 门槛, ce 输出 是
一个 缓冲 replica 的 ce 在. 当 v
CC
是 在下 这 重置
电压 门槛 ce 输出 是 强迫 高 (看 图示 5).
osc sel:
振荡器 选择 输入. 当 osc sel 是
高 或者 floating, 这 内部的 振荡器 sets 这 重置 起作用的
时间 和 看门狗 时间-输出 时期. forcing osc sel 低,
准许 osc 在 至 是 驱动 从 一个 外部 时钟 信号 或者
一个 外部 电容 能 是 连接 在 osc 在
和 地.
: 点此下载
