3-153
在 这 回馈 sequence (图示 5) 这 处理器 exe-
cutes 二 successive (后面的-至-后面的) 中断 acknowledge
循环. 这 80c86 emits 这
锁 信号 (最大值 模式 仅有的)
从 t2 的 这 first 总线 循环 直到 t2 的 这 第二. 一个 local
总线 “hold” 要求 将 不 是 honored 直到 这 终止 的 这
第二 总线 循环. 在 这 第二 总线 循环, 一个 字节 是 有提供的
至 这 80c86 用 这 82c59a 中断 控制, 这个 iden-
tifies 这 源 (类型) 的 这 中断. 这个 字节 是 multiplied
用 四 和 使用 作 一个 pointer 在 这 中断 vector lookup
表格. 一个 intr 信号 left 高 将 是 continually responded
至 在里面 这 限制 的 这 使能 位 和 样本 时期.
这 中断 返回 操作指南 包含 一个 flags
流行音乐 这个 returns 这 状态 的 这 原来的 中断 使能
位 当 它 restores 这 flags.
Halt
当 一个 软件 “halt” 操作指南 是 executed 这 proces-
sor indicates 那 它 是 进去 这 “halt” 状态 在 一个 的 二
方法 取决于 在之上 这个 模式 是 strapped. 在 最小
模式, 这 处理器 issues 一个 ale 和 非 qualifying 总线
控制 信号. 在 最大 模式 这 处理器 issues
适合的 halt 状态 在
s2, s1, s0 和 这 82c88 总线
控制 issues 一个 ale. 这 80c86 将 不 leave 这
“halt” 状态 当 一个 local 总线 “hold” 是 entered 当 在
“halt”. 在 这个 情况, 这 处理器 reissues 这 halt indi-
cator 在 这 终止 的 这 local 总线 支撑. 一个 nmi 或者 中断
要求 (当 中断 使能) 或者 重置 将 强迫 这
80c86 输出 的 这 “halt” 状态.
读/modify/写 (semaphore)
行动 通过 锁
这 锁 状态 信息 是 提供 用 这 处理器
当 consecutive 总线 循环 是 必需的 在 这 执行
的 一个 操作指南. 这个 给 这 处理器 这 能力 的 每-
forming 读/modify/写 行动 在 记忆 (通过 这
exchange 寄存器 和 记忆 操作指南, 为 例子) 和-
输出 另一 系统 总线 主控 接到 intervening 记忆
循环. 这个 是 有用的 在 multiprocessor 系统 configurations 至
accomplish “test 和 设置 lock” 行动. 这 锁 信号 是
使活动 (强迫 低) 在 这 时钟 循环 下列的 解码 的
这 软件 “lock” prefix 操作指南. 它 是 deactivated 在 这
终止 的 这 last 总线 循环 的 这 操作指南 下列的 这 “lock”
prefix 操作指南. 当 锁 是 起作用的 一个 要求 在 一个 rq/gt
管脚 将 是 recorded 和 然后 honored 在 这 终止 的 这 锁.
外部 同步 通过 测试
作 一个 alternative 至 中断, 这 80c86 提供 一个 单独的
软件-testable 输入 管脚 (
测试). 这个 输入 是 使用 用
executing 一个 wait 操作指南. 这 单独的 wait 操作指南 是
repeatedly executed 直到 这
测试 输入 变得 起作用的 (低).
这 执行 的 wait 做 不 consume 总线 循环 once
这 queue 是 全部.
如果 一个 local 总线 要求 occurs 在 wait 执行, 这
80c86 三-states 所有 输出 驱动器 当 输入 和 i/o
管脚 是 使保持 在 有效的 逻辑 水平 用 内部的 总线-支撑 电路.
如果 中断 是 使能, 这 80c86 将 认识 中断
和 处理 它们 当 它 regains 控制 的 这 总线. 这
wait 操作指南 是 然后 refetched, 和 re-executed.
表格 4. 80c86 寄存器
基本 系统 定时
典型 系统 configurations 为 这 处理器 运行 在
最小 模式 和 在 最大 模式 是 显示 在 计算数量
6a 和 6b, 各自. 在 最小 模式, 这 mn/
mx 管脚
是 strapped 至 vcc 和 这 处理器 emits 总线 控制 sig-
nals (e.g.
rd, wr, 等.) 直接地. 在 最大 模式, 这
mn/
mx 管脚 是 strapped 至 地 和 这 处理器 emits
coded 状态 信息 这个 这 82c88 总线 控制
使用 至 发生 multibus 兼容 总线 控制 信号.
图示 3 显示 这 信号 定时 relationships.
系统 定时 - 最小 系统
这 读 循环 begins 在 t1 和 这 assertion 的 这
地址 获得 使能 (ale) 信号. 这 trailing (低-going)
边缘 的 这个 信号 是 使用 至 获得 这 地址 信息,
这个 是 有效的 在 这 地址/数据 总线 (ad0-ad15) 在 这个
时间, 在 这 82c82/82c83 获得. 这
bhe 和 a0 信号
地址 这 低, 高 或者 两个都 字节. 从 t1 至 t4 这 m/
lO
信号 indicates 一个 记忆 或者 i/o 运作. 在 t2, 这
地址 是 移除 从 这 地址/数据 总线 和 这 总线
是 使保持 在 这 last 有效的 逻辑 状态 用 内部的 总线 支撑
ALE
锁
INT一个
ad0-
FLOAT
类型
AD15
T1 T2 T3 T4 德州仪器
T1
T2
T3
T4
VECTOR
图示 5. 中断 acknowledge sequence
AH AL
BH
CH
DH
BL
CL
DL
SP
BP
SI
DI
IP
FLAGS
H
FLAGS
L
CS
DS
SS
ES
AX
BX
CX
DX
ACCUMULATOR
根基
计数
数据
堆栈 pointer
根基 pointer
源 index
destination index
操作指南 pointer
状态 标记
代号 段
数据 段
堆栈 段
extra 段
80C86
: 点此下载
