cdc857-2, cdc857-3
2.5-/3.3-v 阶段-锁 循环 时钟 驱动器
scas627a – 九月 1999 – 12月 1999
8
邮递 办公室 盒 655303
•
达拉斯市, 德州 75265
应用 例子
SDRAM
堆栈
≈
2.5”
≈
0.6” (分割 至 terminator)
0.3”
120
Ω
SDRAM
堆栈
VTR
VCP
sdram 代表
一个 电容的 加载
PLL
CLK
CLK
120
Ω
16 pf
120
Ω
16 pf
FBIN
FBIN
图示 2. 时钟 结构 #2
差别的 时钟 信号
图示 3 显示 这 差别的 clocks 是 直接地 terminated 用 一个 120-
Ω
电阻.
接受者
60
Ω
60
Ω
R
T
= 120
Ω
V
CC
输出
输出
设备
下面
测试
V
CC
VTR
VCP
图示 3. 差别的 信号 使用 直接 末端 电阻