www.德州仪器.com
b0057-01
PECL
至
LVCMOS
progr. 延迟
N
PECL
输入
ctrl_le
ctrl_数据
ctrl_clk
vcxo_在
vcxo_在
cp_输出
pll_锁
状态_vcxo/
状态_ref/
pri_秒_clk
i_ref_cp
重置
或者
支撑
PD
偏差 发生器
V 1.3v
CC
–
VBB
vcc_cp
VCC
AVCC
地
pri_ref
秒_ref
ref_sel
R
E
F
_
M
U
X
LVCMOS
fb_mux
LV
CMOS
Y0B
Y0A
LV
CMOS
LV
PECL
LV
CMOS
Y1B
Y1A
LV
CMOS
LV
PECL
LV
CMOS
Y2B
Y2A
LV
CMOS
LV
PECL
LV
CMOS
Y3B
Y3A
LV
CMOS
LV
PECL
LV
CMOS
Y4B
Y4A
LV
CMOS
LV
PECL
spi 逻辑
手工的 &放大;
自动
clk 选择
电流
涉及
涉及
时钟
选择 ref 信号
progr. 分隔物
N
2
12
P 分隔物
÷ 3
÷ 4
÷ 6
/8
÷ 8
÷ 16
÷ 1
÷ 2
÷ 4
÷ 8
9
0
o
9
0
o
锁
承担
打气
PFD
y0_mux
支撑
p16-div
freq. 发现
> 2 mhz
freq. 发现
> 2 mhz
progr. 延迟
M
progr. 分隔物
m 2
10
反馈
时钟
y1_mux
y2_mux
y3_mux
y4_mux
CDCM7005
SCAS793A–JUNE2005–REVISEDJUNE2005
FUNCTIONALBLOCKDIAGRAM
3
: 点此下载
